頭條 Microchip宣布對(duì)FPGA產(chǎn)品降價(jià)30% 5月20日消息，據(jù)EEnews europe報(bào)道，芯片大廠Microchip已將其 Polarfire FPGA 和片上系統(tǒng) （SoC） 的價(jià)格降大幅低了30%。 最新資訊 基于FPGA的高速AD轉(zhuǎn)換 摘要：在雷達(dá)設(shè)計(jì)中，需要對(duì)接收到的信號(hào)首先進(jìn)行模數(shù)轉(zhuǎn)換，其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運(yùn)算的準(zhǔn)確性，最終影響雷達(dá)測(cè)量精度。介紹了一種基于FPGA，利用芯片ADS7890實(shí)現(xiàn)一種快速14位串行AD轉(zhuǎn)換，對(duì)系統(tǒng)的軟件和硬件做了說(shuō)明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接，軟件部分利用Quartus II 8．0編程。 發(fā)表于：10/15/2015 FPGA時(shí)鐘設(shè)計(jì) 摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類型時(shí)鐘：全局時(shí)鐘、門控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。多時(shí)鐘系統(tǒng)包括上述四種時(shí)鐘類型的任意組合。 關(guān)鍵詞：FPGA；時(shí)鐘；邏輯時(shí)鐘；險(xiǎn)象 發(fā)表于：10/15/2015 FPGA遠(yuǎn)程更新重啟系統(tǒng) 1) 因?yàn)镕PGA具有開發(fā)周期短，可更新等優(yōu)點(diǎn)，現(xiàn)在有越來(lái)越多的通訊系統(tǒng)采用FPGA作為實(shí)際產(chǎn)品方案。已經(jīng)有大量的FPGA應(yīng)用到通訊系統(tǒng)中，為了降低系統(tǒng)維護(hù)的人力成本，需要能夠?qū)崿F(xiàn)FPGA遠(yuǎn)程版本更新。本文將以Xilinx Virtex6 為例描述如何實(shí)現(xiàn)遠(yuǎn)程FPGA版本更新/重啟 發(fā)表于：10/15/2015 設(shè)計(jì)FPGA系統(tǒng)應(yīng)了解的三個(gè)原則 這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。 在實(shí)際設(shè)計(jì)中，使用最小的面積設(shè)計(jì)出最高的速度是每一個(gè)開發(fā)者追求的目標(biāo)，但是“魚和熊掌不可兼得”，取舍之間展示了一個(gè)開發(fā)者的智慧。 發(fā)表于：10/15/2015 如何簡(jiǎn)化FPGA測(cè)試和調(diào)試？ FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增加，使得整個(gè)設(shè)計(jì)流程中的驗(yàn)證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電路板電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)周期中最困難的流程。此外，幾乎當(dāng)前所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展。FPGA也不例外，每一條物理鏈路的速度從600Mbps到高達(dá)10Gbps，高速IO的測(cè)試和驗(yàn)證更成為傳統(tǒng)專注于FPGA內(nèi)部邏輯設(shè)計(jì)的設(shè)計(jì)人員面臨的巨大挑戰(zhàn)。這些挑戰(zhàn)使設(shè)計(jì)人員會(huì)把絕大部分設(shè)計(jì)周期時(shí)間放在調(diào)試和檢驗(yàn)設(shè)計(jì)上。 發(fā)表于：10/15/2015 FPGA設(shè)計(jì)者的五項(xiàng)基本功 記得《佟林傳》里，佟林練的基本功是“繞大樹、解皮繩”，然后才練成了什么“鬼影隨行、柳葉綿絲掌”。 發(fā)表于：10/15/2015 解決SoC FPGA設(shè)計(jì)難題 主要FPGA供應(yīng)商已經(jīng)開始銷售集成了硬核處理器內(nèi)核的低成本FPGA器件，SoC類FPGA器件最終會(huì)成為主流。為能夠充分發(fā)揮所有重要FPGA的靈活性，這些器件提供了FPGA設(shè)計(jì)人員和軟件工程師還不熟悉的新特性。設(shè)計(jì)人員需要考慮怎樣在FPGA和處理器之間初始化這些資源并進(jìn)行分配，管理復(fù)雜的連接，以及處理器外設(shè)的各種設(shè)置。 發(fā)表于：10/15/2015 DS12C887時(shí)鐘日歷芯片 DS12C887時(shí)鐘日歷芯片，是由美國(guó) DALLAS公司生產(chǎn)的新型時(shí)鐘日歷芯片，采用CMOS技術(shù)制成。芯片采用24引腳雙列直插式封裝，內(nèi)部集成晶振、振蕩電路、充電電路和可充電鋰電池，組 成一個(gè)加厚的集成電路模塊，在沒(méi)有外部電源的情況下可工作10年。具有良好的微機(jī)接口、精度高、外圍接口簡(jiǎn)單、工作穩(wěn)定可靠等優(yōu)點(diǎn)，可廣泛使用于各種需要 較高精度的實(shí)時(shí)場(chǎng)合。 發(fā)表于：10/15/2015 如何選擇滿足FPGA設(shè)計(jì)需求的工藝？ FPGA在系統(tǒng)中表現(xiàn)出的特性是由芯片制造的半導(dǎo)體工藝決定的，當(dāng)然它們之間的關(guān)系比較復(fù)雜。過(guò)去，在每一節(jié)點(diǎn)會(huì)改進(jìn)工藝的各個(gè)方面，每一新器件的最佳工藝選擇是尺寸最小的最新工藝?，F(xiàn)在，情況已不再如此。 發(fā)表于：10/15/2015 FPGA設(shè)計(jì)風(fēng)格經(jīng)驗(yàn)談 在進(jìn)行FPGA設(shè)計(jì)時(shí)，有很多需要我們注意的地方。具有好的設(shè)計(jì)風(fēng)格才能做出好的設(shè)計(jì)產(chǎn)品，這一點(diǎn)是毋庸置疑的。那么，接下來(lái)，小編就帶大家一起來(lái)看看，再進(jìn)行FPGA設(shè)計(jì)時(shí)，我們都要注意哪些呢? 發(fā)表于：10/15/2015 ?…1731173217331734173517361737173817391740…?
