??? 摘? 要： 介紹了射頻識別系統(tǒng)以及其中本振" title="本振">本振部分的作用。在分析了DDS(直接數(shù)字頻率合成" title="頻率合成">頻率合成)原理和特點(diǎn)的基礎(chǔ)上，對于超高頻RFID系統(tǒng)的射頻本振部分提出了設(shè)計(jì)方案。選用的芯片為ADF4360-3和AD9832，實(shí)驗(yàn)證明達(dá)到了預(yù)期效果。?
????關(guān)鍵詞： 直接數(shù)字頻率合成；射頻識別；鎖相環(huán)；本地振蕩器
?
??? 射頻識別技術(shù)RFID(Radio Frequency Identification)是一種非接觸式的自動ID識別技術(shù)，通過射頻信號對某個目標(biāo)的ID識別得到個體信息并獲取相關(guān)數(shù)據(jù)。作為一種新型的信息采集技術(shù)，它快速、實(shí)時、準(zhǔn)確、安全，而且應(yīng)用范圍覆蓋生產(chǎn)、零售、物流、交通等各個行業(yè)，已經(jīng)被世界公認(rèn)為本世紀(jì)十大重要技術(shù)之一。本文針對超高頻RFID系統(tǒng)的射頻本振部分提出了自己的設(shè)計(jì)方案。?
1 RFID系統(tǒng)?
??? 典型的RFID系統(tǒng)包括三個部分：電子標(biāo)簽（Tag）、閱讀器（Reader）和數(shù)據(jù)處理子系統(tǒng)，圖1為無源RFID系統(tǒng)結(jié)構(gòu)圖。無源RFID系統(tǒng)的標(biāo)簽沒有電池，不像有源RFID系統(tǒng)的標(biāo)簽由電源提供能量。雖然無源RFID系統(tǒng)讀寫距離比有源RFID系統(tǒng)要近，但由于其應(yīng)答器具有結(jié)構(gòu)簡單、成本低、壽命長等優(yōu)點(diǎn)，近年來發(fā)展較快。
?
?
??? 當(dāng)電子標(biāo)簽進(jìn)入閱讀器的電磁場范圍后，會被激活，與閱讀器進(jìn)行無線射頻方式的非接觸式雙向數(shù)據(jù)通信，閱讀器將數(shù)據(jù)傳到數(shù)據(jù)處理子系統(tǒng)，處理完以后發(fā)給標(biāo)簽。在整個射頻模塊中，本地振蕩器LO（Local Oscillistor）是重要的部分，也是本文所要討論的重點(diǎn)。它需要完成兩部分工作：一是將接收到的射頻信號精確地下變頻到放大器的設(shè)計(jì)輸入頻率；二是攜帶信息與指令的中頻信號上變頻到天線的發(fā)射頻率以發(fā)送到標(biāo)簽，可以說LO的好壞將直接影響整個系統(tǒng)的性能。LO的頻率由RFID系統(tǒng)的頻率決定，目前應(yīng)用比較廣泛的是在13.56MHz左右的HF頻段RFID，但基于超長的讀寫距離與高速的數(shù)據(jù)讀取速度是HF頻段RFID無法比擬的，所以UHF頻段的RFID有著更好的前景。根據(jù)我國在2007年4月份發(fā)布的800/900MHz頻段RFID技術(shù)應(yīng)用" title="技術(shù)應(yīng)用">技術(shù)應(yīng)用(試行)規(guī)定，具體的可用頻段為840MHz～845MHz和920MHz～925MHz、中心頻率fc（MHz）＝840.125+N×0.25及fc(MHz)＝920.125+M×0.25)、信道帶寬為250kHz以及第一鄰道功率泄漏比40dB。?
2 DDS技術(shù)?
??? DDS(Direct Digital frequency Synthesis)——直接數(shù)字頻率合成技術(shù)，是一種新興的頻率合成技術(shù)。它完全擺脫了傳統(tǒng)的頻率合成技術(shù)的思路，不是通過對頻率的加、減、乘、除運(yùn)算實(shí)現(xiàn)，而是通過對相位的運(yùn)算進(jìn)行頻率合成的。它的主要理論依據(jù)是時域抽樣定理，即Nyquist定理：對于任意一個頻帶小于f/2的連續(xù)信號s(t)，如果以T=1/f的間隔對它進(jìn)行等間隔地抽樣，則所得到的離散抽樣值包含著連續(xù)信號s(t)的全部信息，通過這些抽樣值可以恢復(fù)s(t)。?
如果余弦信號：?
????
?
則其相位可以認(rèn)為是時間的線性函數(shù)：?
????
?
所以要得到頻率信號，只需得到相位信號。信號的頻率可以由相位函數(shù)的斜率得到。當(dāng)對余弦信號進(jìn)行采樣且采樣周期為Tc時，可得到離散的波形序列：?
??? f(n)=cos(2πf0nTc)??????? (n=0，1，2…)?
以及離散的相位序列為：?
????
?
其中
是連續(xù)兩次采樣之間的相位增量。?
??? 因此，通過控制增量就可控制輸出信號的頻率。如果把整個周期的相位2π分割為M等份，每一份為可選擇的最小相位增量σ。如果每次的相位累加增量取σ，此時相位增長的斜率最小，得到最低輸出頻率" title="輸出頻率">輸出頻率：?
????
?
若相位增量選擇為σ的K倍，則輸出頻率也就是最低 輸出頻率的K倍。在一定的采樣時鐘頻率" title="時鐘頻率">時鐘頻率下，K決定了輸出合成信號的頻率，故K也稱為頻率控制字。K越大，每個時鐘周期抽樣跨越的相位量越大，DDS合成信號的頻率越高。改變K，即改變了每次累加的相位增量，也就改變了DDS信號的輸出頻率。圖2為DDS合成頻率過程。?
?
?
3 仿真與測試?
??? 根據(jù)采樣定理，輸出頻率的最大值為時鐘頻率的一半，而為了得到理想的輸出波形，實(shí)際應(yīng)用中一般取到時鐘頻率的40％左右。目前一般DDS芯片的最大時鐘頻率約為2GHz，無法輸出800MHz以上的頻率，所以在設(shè)計(jì)UHF頻段的LO時舍棄單純的DDS，而是將DDS作為低頻參考源激勵PLL的混合合成頻率技術(shù)(見圖3)。這不僅很方便地解決了頻段覆蓋的問題，而且利用PLL在頻率合成上的優(yōu)勢，提高了設(shè)計(jì)方案在頻譜純度、精度以及噪聲性能上的指標(biāo)。這種方案的缺點(diǎn)是頻率轉(zhuǎn)換時間比較長，但在作為RFID閱讀器應(yīng)用時，往往是工作在單頻或者雙頻模式下，對于轉(zhuǎn)換時間的要求不是很高。?
??? 由于DDS設(shè)計(jì)輸出頻率大概在1MHz左右，所以選用性價比比較高的AD9832芯片。它的時鐘頻率為25MHz，最高可以輸出10MHz，精度最高可達(dá)10MHz/232=0.002328Hz，完全能滿足系統(tǒng)的要求。當(dāng)輸出為1MHz時，理論信噪比可以達(dá)到50dB。?
??? PLL部分選擇了ADI公司的ADF4360-3頻率合成芯片。它有一個2-分選擇項(xiàng)，能得到1600MHz～1950MHz以及800MHz～975MHz的輸出頻率，正好符合設(shè)計(jì)的要求，而且內(nèi)部集成了VCO，只需很少的外圍電路就可以工作了。當(dāng)正常工作時，芯片由內(nèi)部三個計(jì)數(shù)器A(0～31)、B（3～8191）和R（1～16383）控制，以實(shí)現(xiàn)鎖頻的功能。?
??? fOUT=(P×B+A)×fREF/R?
其中：P是預(yù)置分頻數(shù)，ADF4360-3支持8/9、16/17、32/33三種模式供不同頻段使用。而DDS的輸出與R寄存器決定了步長的大小，根據(jù)前文提到的技術(shù)應(yīng)用(試行）規(guī)定，這個步長必須小于等于125kHz。利用ADS軟件，搭建鎖相環(huán)的模塊圖(見圖4)，其中中心頻率為840.125MHz，步長為125kHz。對VCO的輸出頻率和相位噪聲進(jìn)行了仿真，結(jié)果見圖5與圖6。?
?
?
?
?
??? 從以上的仿真結(jié)果可以看出，這個PLL的性能完全能夠達(dá)到所規(guī)定的要求。今后要做進(jìn)一步的完善，爭取在頻帶以及精度上能有新的突破。加工制板后對電路進(jìn)行了實(shí)驗(yàn)測量，實(shí)驗(yàn)結(jié)果表示在第一鄰道的泄漏功率比大約為54dB，遠(yuǎn)遠(yuǎn)優(yōu)于規(guī)定的40dB。?
????本文采用一種DDS和PLL的混合技術(shù)，為UHF的RFID系統(tǒng)設(shè)計(jì)了一個本振方案。實(shí)驗(yàn)結(jié)果表明，達(dá)到了國家試行規(guī)定的指標(biāo)。而DDS技術(shù)的優(yōu)勢也可從中體現(xiàn)出來，相信在頻率合成方面，DDS會有更廣泛的應(yīng)用。?
參考資料?
[1] 陳邦媛.射頻通信電路[M].北京：科學(xué)出版社，2003.?
[2] 陳世偉.鎖相環(huán)路原理及應(yīng)用.北京：兵器工業(yè)出版社，?1990.6.?
[3] 張厥盛，鄭繼禹．鎖相技術(shù).西安：西安電子科技大學(xué)出版社，1994.?
[4] 魏福立.直接數(shù)字合成技術(shù)及應(yīng)用[J].電子技術(shù)應(yīng)用，?1993，(4)：25-29.?
[5] 許慧波，張厥盛.直接數(shù)字式頻率合成DDS綜述[J].電子科技雜志，1992，(4)：1-7.?
[6] Cicero S.Vaucher.An adaptive PLL tuning system architecture combining high spectral purity and fast settling time.?IEEE J.Solid-State circuits，2000，(4).?