關(guān)鍵詞：
0 引言
    CCD" title="CCD">CCD圖像傳感器是20世紀(jì)70年代出現(xiàn)的新型半導(dǎo)體光電轉(zhuǎn)換器件，經(jīng)歷了30多年的發(fā)展直到今日，它的技術(shù)已經(jīng)成熟。近幾十年來(lái)，CCD在圖像傳感、信號(hào)處理、數(shù)字存儲(chǔ)等領(lǐng)域取得了重大發(fā)展。CCD具有靈敏度高、分辨率高、噪聲小、動(dòng)態(tài)范圍大等優(yōu)勢(shì)，具有非常廣闊的應(yīng)用前景。隨著CCD性能的不斷提高，對(duì)其信號(hào)處理芯片也提出了更高的要求。CCD視頻信號(hào)處理的設(shè)計(jì)重點(diǎn)在于信號(hào)處理器對(duì)CCD輸出的視頻信號(hào)
進(jìn)行放大、相關(guān)雙采樣" title="相關(guān)雙采樣">相關(guān)雙采樣、A／D變換等處理，形成數(shù)字化的圖像數(shù)據(jù)，以進(jìn)行后續(xù)的圖像處理。該部分的設(shè)計(jì)要求分析CCD輸出數(shù)字視頻信號(hào)的特點(diǎn)，從而選擇滿(mǎn)足高速率要求的專(zhuān)用CCD視頻信號(hào)處理芯片。在此選用了CCD視頻信號(hào)處理芯片AD9822" title="AD9822">AD9822設(shè)計(jì)了CCD視頻信號(hào)處理電路。在分析了該芯片的電路結(jié)構(gòu)和工作原理后，基于現(xiàn)場(chǎng)可編程門(mén)器件(FPGA)技術(shù)完成了該芯片的初始化設(shè)置和寄存器配置，并結(jié)合Xilinx公司的FPGA芯片XC3S50完成了硬件電路的設(shè)計(jì)。

1 CCD視頻信號(hào)的特點(diǎn)及其處理方法
    CCD輸出信號(hào)必須進(jìn)行視頻處理才能為后續(xù)電路使用。一方面，是為了盡可能地消除各種噪聲和干擾同時(shí)又不損失圖像細(xì)節(jié)，并且保證在CCD的動(dòng)態(tài)范圍內(nèi)圖像信號(hào)隨目標(biāo)亮度成線性變化；另一方面，要對(duì)CCD輸出信號(hào)進(jìn)行數(shù)字化處理，以便于計(jì)算機(jī)處理。這里介紹一下CCD輸出信號(hào)的特點(diǎn)。CCD器件輸出的信號(hào)比較特殊，其輸出信號(hào)波形如圖1所示。從圖1中可以看出，這些信號(hào)就其幅值來(lái)講是模擬信號(hào)，其幅值可以
反映出每個(gè)像素單元受光后感生電荷的多少，是模擬量，同時(shí)在信號(hào)輸出和感測(cè)過(guò)程中的非線性以及信號(hào)轉(zhuǎn)移過(guò)程中的電荷損失，都說(shuō)明了CCD器件輸出信號(hào)具有模擬信號(hào)的特點(diǎn)。但是，在時(shí)間關(guān)系上，這些信號(hào)又受精確、穩(wěn)定的時(shí)鐘控制，并在時(shí)鐘脈沖的作用下移位輸出，類(lèi)似于數(shù)字移位寄存器。根據(jù)檢測(cè)結(jié)果可知，每個(gè)像素中光生電荷的有無(wú)才是重要的，而非電荷量的多少。綜合兩方面的情況，說(shuō)明CCD信號(hào)具有模擬性和數(shù)字性，為數(shù)字視頻信號(hào)。因此，對(duì)這種信號(hào)的處理也有別于普通的模擬信號(hào)。傳統(tǒng)的CCD相機(jī)視頻處理的組成由各自獨(dú)立的器件完成，其電路復(fù)雜、調(diào)試?yán)щy、價(jià)格昂貴。專(zhuān)用視頻信號(hào)處理器將相關(guān)雙采樣、可編程增益控制、暗電平補(bǔ)償、ADC模數(shù)轉(zhuǎn)換等功能集成在一片芯片上，集成度高，功能強(qiáng)大，性能優(yōu)越，價(jià)格便宜，滿(mǎn)足CCD相機(jī)朝著輕量化、小型化方向發(fā)展的需求，是本文設(shè)計(jì)CCD成像系統(tǒng)視頻處理電路的首選器件。



2 AD9822的結(jié)構(gòu)及其工作原理
2．1 AD9822簡(jiǎn)介
    AD9822是美國(guó)ADI公司的一款面向CCD的完善的低功耗單通道模擬信號(hào)處理器，內(nèi)含最高15 MSPS的相關(guān)雙采樣(CDS)電路、可編程增益放大器(PGA)、14位精度的最高采樣率為15 MSPS的A／D轉(zhuǎn)換器，可以對(duì)面陣CCD信號(hào)和模擬視頻信號(hào)進(jìn)行A／D轉(zhuǎn)換。AD9822以其高精度、高速度的模數(shù)轉(zhuǎn)換能力，廣泛應(yīng)用在工業(yè)控制、醫(yī)療儀器、科學(xué)研究等領(lǐng)域的高精度圖像采集系統(tǒng)中。
    圖2為AD9822的內(nèi)部結(jié)構(gòu)，它提供三通道的信號(hào)輸入，每個(gè)通道由輸入箝位、相關(guān)雙采樣、DAC補(bǔ)償以及可編程增益放大器PGA和高精度A／D轉(zhuǎn)換器構(gòu)成。CCD輸出信號(hào)先后在相關(guān)雙采樣處理單元、增益控制處理單元以及A／D轉(zhuǎn)換處理單元作用下，轉(zhuǎn)換成數(shù)字信號(hào)輸出。


2．2 AD9822的工作原理
    本設(shè)計(jì)采用的是單路CDS模式，CCD視頻信號(hào)在進(jìn)入AD9822之前，首先要進(jìn)行交流耦合。由于CCD的輸出信號(hào)包含了一個(gè)較大的直流成分，這個(gè)直流量會(huì)超出后接信號(hào)處理芯片允許的輸入信號(hào)電壓范圍，因此，需要從信號(hào)中去除這個(gè)大的直流分量。在實(shí)際電路中，將CCD的輸出信號(hào)經(jīng)過(guò)一個(gè) O．1μF的耦合電容連接到AD9822的CCD信號(hào)輸入引腳。在本設(shè)計(jì)中，由于CCD輸出信號(hào)的幅值為1．9 V，而AD9822允許的輸入信號(hào)幅值為2 V，所以，經(jīng)過(guò)交流耦合后，CCD輸出信號(hào)可直接進(jìn)入AD9822。之后，視頻信號(hào)首先經(jīng)過(guò)的是輸入箝位電路，箝位電路用來(lái)消除信號(hào)鏈中的殘留偏壓，并且跟蹤C(jī)CD暗像素的頻率成份，錯(cuò)誤的信號(hào)將被過(guò)濾掉，所以噪聲降低，去掉偏壓還可減小對(duì)增益改變的影響。
    經(jīng)過(guò)箝位后的信號(hào)進(jìn)入相關(guān)雙采樣電路。電路對(duì)每個(gè)CCD像素信號(hào)進(jìn)行兩次采樣，以提取視頻信息和抑制低頻噪聲。由于CCD每個(gè)像素的輸出信號(hào)中既包含有光敏信號(hào)，也包含有復(fù)位脈沖電壓信號(hào)，若在光電信號(hào)的積分開(kāi)始時(shí)和積分結(jié)束時(shí)，分別對(duì)輸出信號(hào)采樣，并且使得兩次采樣的間隔時(shí)間遠(yuǎn)小于時(shí)間常數(shù) RonC(Ron為復(fù)位管的導(dǎo)通電阻)，則這樣2次采樣的噪聲電壓相差無(wú)幾，而這兩次采樣的時(shí)間又是相關(guān)的。若將兩次采樣值相減，就基本消除了復(fù)位噪聲的干擾，得到信號(hào)電平的實(shí)際有效幅值。如圖1所示，CDSCLK1和CDSCLK2分別用來(lái)對(duì)參考電平和數(shù)據(jù)電平進(jìn)行采樣，ADCCLK為ADC的采樣時(shí)鐘。它們和CCD視頻信號(hào)的位置關(guān)系決定了信號(hào)質(zhì)量的好壞。CDSCLK1，CDSCLK2和ADCCLK均由FPGA實(shí)現(xiàn)。
    經(jīng)過(guò)相關(guān)雙采樣后，信號(hào)被送入增益放大器PGA。這里先經(jīng)過(guò)一個(gè)DAC補(bǔ)償?shù)姆答伨W(wǎng)絡(luò)，以便更穩(wěn)定地調(diào)節(jié)圖像信號(hào)。DAC offset可以提供-350～+350 mV的信號(hào)補(bǔ)償，步進(jìn)階數(shù)為512，即9 b的分辨率。具體數(shù)值通過(guò)補(bǔ)償寄存器進(jìn)行配置。增益放大器PGA的增益范圍為1～5．7 dB，步進(jìn)階數(shù)為64階，分辨率為6 b，通過(guò)PGA增益寄存器進(jìn)行配置。PGA的增益值和PGA Gain寄存器中的值之間的關(guān)系如下：
  
    式中：G為增益寄存器中的十進(jìn)制的值，變化范圍為0～63。
    合理地設(shè)置增益放大器，可將信號(hào)調(diào)節(jié)至ADC允許的最大量程，有利于提高ADC的動(dòng)態(tài)范圍，從而提高圖像質(zhì)量。
    經(jīng)過(guò)以上信號(hào)預(yù)處理后，信號(hào)進(jìn)入A／D轉(zhuǎn)換器，AD9822使用的是高性能14 b模數(shù)轉(zhuǎn)換器，高速低耗。差分非線性性能在O．7LsB左右。由CCD視頻信號(hào)的數(shù)據(jù)輸出速率可知，AD采樣率為10 MHz。因?yàn)锳D9822只有8個(gè)數(shù)據(jù)輸出引腳，因此采用分時(shí)輸出高8位和低6位的方法來(lái)實(shí)現(xiàn)14位數(shù)據(jù)的輸出。采樣時(shí)鐘ADCCLK和輸出數(shù)據(jù)關(guān)系如圖2所示。輸出數(shù)據(jù)送入低壓差分線驅(qū)動(dòng)器DS90C031后轉(zhuǎn)換為差分信號(hào)，而后送到下一級(jí)處理器進(jìn)行處理。
2．3 AD9822內(nèi)部寄存器的配置
    由上面的介紹可知，AD9822的各種功能模式由其內(nèi)部寄存器控制，通過(guò)三線串行接口SLOAD，SDATA，SCK對(duì)內(nèi)部寄存器寫(xiě)數(shù)據(jù)就可實(shí)現(xiàn)對(duì)其功能模式的配置。AD9822共有8個(gè)8 b的內(nèi)部寄存器，各寄存器的每一位控制不同的內(nèi)容。其中，配置寄存器控制芯片的工作模式和偏置電壓。MUX寄存器控制采樣通道的順序。PGA寄存器和補(bǔ)償寄存器各有3個(gè)，分別對(duì)紅、綠、藍(lán)3個(gè)通道做增益控制和信號(hào)補(bǔ)償。設(shè)計(jì)中，由FP-GA提供三線串行接口的時(shí)序及數(shù)據(jù)。

3．AD9822初始化及工作時(shí)序的實(shí)現(xiàn)
3．1 現(xiàn)場(chǎng)可編程門(mén)陣列" title="現(xiàn)場(chǎng)可編程門(mén)陣列">現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)
    隨著電子技術(shù)的不斷發(fā)展，電子系統(tǒng)的設(shè)計(jì)方法也發(fā)生了很大的變化，基于EDA技術(shù)的芯片設(shè)計(jì)已經(jīng)代替了傳統(tǒng)的設(shè)計(jì)方法成為電子系統(tǒng)設(shè)計(jì)的主流。現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是應(yīng)用極為廣泛的一類(lèi)可編程專(zhuān)用集成電路(ASIC)，工程師可以利用它在實(shí)驗(yàn)室里設(shè)計(jì)出所需的專(zhuān)用集成電路，從而縮短產(chǎn)品的開(kāi)發(fā)周期，降低開(kāi)發(fā)成本。此外，F(xiàn)PGA還具有可重復(fù)編程和在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改，這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性。本文選用Xilinx公司的FPGA芯片XC3S50器件，結(jié)合ISE10．1開(kāi)發(fā)工具，可以實(shí)現(xiàn)電路設(shè)計(jì)、仿真、器件編程等全部功能，開(kāi)發(fā)調(diào)試靈活。
3．2 AD9822初始化設(shè)置和工作時(shí)序的實(shí)現(xiàn)
    要使AD9822正常工作，需要為其提供初始化設(shè)置和驅(qū)動(dòng)時(shí)序，初始化設(shè)置用于設(shè)定該芯片的工作狀態(tài)，驅(qū)動(dòng)時(shí)序?yàn)锳／D轉(zhuǎn)換提供正確的采樣時(shí)鐘。選用硬件編程語(yǔ)言VHDL設(shè)計(jì)AD9822的初始化設(shè)置和驅(qū)動(dòng)時(shí)序。VHDL采用自頂向下的設(shè)計(jì)方式，具有很強(qiáng)的系統(tǒng)硬件描述能力和系統(tǒng)仿真能力。
    AD9822的初始化設(shè)置通過(guò)三線串行接口來(lái)實(shí)現(xiàn)，圖3為向內(nèi)部寄存器寫(xiě)數(shù)據(jù)的時(shí)序。圖中，SLOAD是移位寄存器使能端，SDATA向移位寄存器寫(xiě)數(shù)據(jù)，SCLK為寫(xiě)數(shù)據(jù)的時(shí)鐘，在設(shè)計(jì)中，頻率選為1O MHz。SDATA數(shù)據(jù)長(zhǎng)度為2個(gè)字節(jié)，有效數(shù)據(jù)為12位。其中3位寄存器地址選通位，9位寄存器數(shù)據(jù)位。在2個(gè)字節(jié)的移位操作完畢之后，移位寄存器中的數(shù)據(jù)在SLOAD上升沿被送入并行鎖存寄存器中，即在SLOAD上升沿進(jìn)行系統(tǒng)配置更新。頻率選為10 MHz。


    AD9822的工作時(shí)序由CDS驅(qū)動(dòng)時(shí)鐘和A／D轉(zhuǎn)換時(shí)鐘2部分組成。CDS驅(qū)動(dòng)時(shí)鐘信號(hào)為CDSCLK1和CDSCLK2，二者均在下降沿處采集信號(hào)。 CDSCLK1為第一次采樣觸發(fā)信號(hào)，CDSCLK2為第二次采樣觸發(fā)信號(hào)。在ADCCLK下降沿處采樣經(jīng)過(guò)CDS處理后的電平信號(hào)。圖4為在 ise10．1中的仿真波形，其中，R為對(duì)應(yīng)CCD輸出視頻信號(hào)的時(shí)鐘，它和CCD輸出信號(hào)的時(shí)序關(guān)系如圖5所示。由仿真結(jié)果可以看出，設(shè)計(jì)能夠滿(mǎn)足對(duì) CCD視頻信號(hào)進(jìn)行相關(guān)雙采樣的要求。




4 結(jié)語(yǔ)
    在此結(jié)合CCD成像器的特點(diǎn)詳細(xì)介紹了AD9822的性能特性以及其配置方法，作為高性能的CCD信號(hào)處理器，AD9822的內(nèi)部結(jié)構(gòu)完善，可編程參數(shù)配置靈活方便，其集成了CDS、PGA、ADC等電路，為系統(tǒng)設(shè)計(jì)帶來(lái)了方便。實(shí)驗(yàn)證明，AD9822能較好地完成對(duì)高速面陣CCD信號(hào)的采集和轉(zhuǎn)換，滿(mǎn)足 CCD視頻處理的要求。