《電子技術應用》
您所在的位置:首頁 > EDA與制造 > 設計應用 > BGA芯片的布局和布線
BGA芯片的布局和布線
阿風
摘要: BGA是PCB上常用的組件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等,大多是以bga的型式包裝,簡言之,80﹪的高頻信號及特殊信號將會由這類型的package內拉出。因此,如何處理BGA package的走線,對重要信號會有很大的影響。
關鍵詞: BGA 布局 布線
Abstract:
Key words :

BGA是PCB上常用的組件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等,大多是以bga的型式包裝,簡言之,80﹪的高頻信號及特殊信號將會由這類型的package內拉出。因此,如何處理BGA package的走線,對重要信號會有很大的影響。

       通常環(huán)繞在BGA附近的小零件,依重要性為優(yōu)先級可分為幾類:

1.          by pass。

2.          clock終端RC電路。

3.          damping(以串接電阻、排組型式出現;例如memory BUS信號)

4.          EMI RC電路(以dampin、C、pull height型式出現;例如USB信號)。

5.          其它特殊電路(依不同的CHIP所加的特殊電路;例如CPU的感溫電路)。

6.          40mil以下小電源電路組(以C、L、R等型式出現;此種電路常出現在AGP CHIP or含AGP功能之CHIP附近,透過R、L分隔出不同的電源組)。

7.          pull low R、C。

8.          一般小電路組(以R、C、Q、U等型式出現;無走線要求)。

9.          pull height R、RP。

1-6項的電路通常是placement的重點,會排的盡量靠近BGA,是需要特別處理的。第7項電路的重要性次之,但也會排的比較靠近BGA。8、9項為一般性的電路,是屬于接上既可的信號。

相對于上述BGA附近的小零件重要性的優(yōu)先級來說,在ROUTING上的需求如下:

1.    by pass                               =>   與CHIP同一面時,直接由CHIP                                  pin接至by pass,再由by pass拉出打via接plane;與CHIP不同面時,可與BGA的VCC、GND pin共享同一個via,線長請勿超越100mil。

2.          clock終端RC電路             =>   有線寬、線距、線長或包GND等需求;走線盡量短,平順,盡量不跨越VCC分隔線。

3.          damping                                 =>   有線寬、線距、線長及分組走線等需求;走線盡量短,平順,一組一組走線,不可參雜其它信號。

4.          EMI RC電路                        =>   有線寬、線距、并行走線、包GND等需求;依客戶要求完成。

5.          其它特殊電路               =>   有線寬、包GND或走線凈空等需求;依客戶要求完成。

6.          40mil以下小電源電路組     =>   有線寬等需求;盡量以表面層完成,將內層空間完整保留給信號線使用,并盡量避免電源信號在BGA區(qū)上下穿層,造成不必要的干擾。

7.          pull low R、C                        =>   無特殊要求;走線平順。    

8.          一般小電路組               =>   無特殊要求;走線平順。

9.          pull height R、RP                   =>   無特殊要求;走線平順。

為了更清楚的說明BGA零件走線的處理,將以一系列圖標說明如下:

BGA芯片的<a class=布局和布線 www.elecfans.com" border="0" hspace="0" src="http://files.chinaaet.com/images/20101021/efe0ed7f-bfc1-4f7c-a6a9-87cc90936c3d.jpg" style="filter: ; width: 511px; zoom: 1; height: 440px" />

A. 將BGA由中心以十字劃分,VIA分別朝左上、左下、右上、右下方向打;十字可因走線需要做不對稱調整。
B. clock信號有線寬、線距要求,當其R、C電路與CHIP同一面時請盡量以上圖方式處理。
C. USB信號在R、C兩端請完全并行走線。
D. by pass盡量由CHIP pin接至by pass再進入plane。無法接到的by pass請就近下plane。
E.  BGA組件的信號,外三圈往外拉,并保持原設定線寬、線距;VIA可在零件實體及3MM placement禁置區(qū)間調整走線順序,如果走線沒有層面要求,則可以延長而不做限制。內圈往內拉或VIA打在PIN與PIN正中間。另外,BGA的四個角落請盡量以表面層拉出,以減少角落的VIA數。 
F. BGA組件的信號,盡量以輻射型態(tài)向外拉出;避免在內部回轉。

F_2 為BGA背面by pass的放置及走線處理。
 By pass盡量靠近電源pin。
F_3 為BGA區(qū)的VIA在VCC層所造成的狀況
 THERMAL VCC信號在VCC層的導通狀態(tài)。
 ANTI  GND信號在VCC層的隔開狀態(tài)。
因BGA的信號有規(guī)則性的引線、打VIA,使得電源的導通較充足。

F_4 為BGA區(qū)的VIA在GND層所造成的狀況
 THERMAL GND信號在GND層的導通狀態(tài)。
 ANTI  VCC信號在GND層的隔開狀態(tài)。
因BGA的信號有規(guī)則性的引線、打VIA,使得接地的導通較充足。

F_5 為BGA區(qū)的Placement及走線建議圖

以上所做的BGA走線建議,其作用在于:
1. 有規(guī)則的引線有益于特殊信號的處理,使得除表層外,其余走線層皆可以所要求的線寬、線距完成。
2. BGA內部的VCC、GND會因此而有較佳的導通性。
3. BGA中心的十字劃分線可用于;當BGA內部電源一種以上且不易于VCC層切割時,可于走線層處理(40~80MIL),至電源供應端。或BGA本身的CLOCK、或其它有較大線寬、線距信號順向走線。
4. 良好的BGA走線及placement,可使BGA自身信號的干擾降至最低。

此內容為AET網站原創(chuàng),未經授權禁止轉載。