《電子技術應用》
您所在的位置:首頁 > 測試測量 > 業(yè)界動態(tài) > 基于單片機的等效采樣示波器設計

基于單片機的等效采樣示波器設計

2008-09-10
作者:張 玘 王艷玲 扈 嘯

  摘? 要: 介紹了基于單片機系統(tǒng)的精密時鐘發(fā)生電路對高頻信號(1MHz~80MHz)進行等效采樣" title="等效采樣">等效采樣的方法,設計并實現(xiàn)一個模擬帶寬為1Hz~80MHz的簡易數(shù)字示波器。

  關鍵詞: 單片機? 等效采樣? 數(shù)字示波器

?

  在數(shù)字示波器技術中,常用的采樣方法有兩種:實時采樣" title="實時采樣">實時采樣和等效采樣。實時采樣通常是等時間間隔的,它的最高采樣頻率" title="采樣頻率">采樣頻率是奈奎斯特極限頻率。等效采樣(Equivalent Sampling)是指對多個信號周期連續(xù)采樣來復現(xiàn)一個信號波形,采樣系統(tǒng)能以擴展的方式復現(xiàn)頻率大大超過奈奎斯特極限頻率的信號波形。

1 總體設計

  由于所設計的示波器輸入頻率" title="輸入頻率">輸入頻率范圍較寬,本系統(tǒng)采用了等效和實時兩種采樣方式。若輸入頻率小于1.25MHz,選用實時采樣;反之,選用等效采樣。根據(jù)輸入頻率確定時鐘芯片的輸出及分頻數(shù)。當輸入頻率高于1kHz時,利用可編程頻率合成芯片SY89429V產(chǎn)生基準時鐘;當輸入頻率小于1kHz時,由單片機提供40kHz的基準時鐘。然后根據(jù)輸入頻率的大小對基準時鐘使用不同的分頻數(shù),從而產(chǎn)生采樣時鐘。

2 硬件設計

2.1 總體設計

  本系統(tǒng)在硬件上可分為五部分:控制器、測頻" title="測頻">測頻及鍵盤控制、波形采樣、程控時鐘和液晶模塊。系統(tǒng)功能如圖1所示。

?

  (1)控制器

  控制器部分任務較重,通過兩片89C52(MCU1和MCU2)來完成。其中,MCU1負責采樣、數(shù)據(jù)處理以及程控時鐘和液晶的控制工作;MCU2完成測頻、DAC輸出和鍵盤接口處理功能。兩單片機通過串口通信。

  (2)測頻模塊

  本系統(tǒng)輸入信號的頻率范圍較寬(1Hz~80MHz),幅度范圍較大(0.1V~2.2V),整形電路采用高速比較器TL3016實現(xiàn),其參考電壓由MCU1對輸入信號采樣獲得。整形后的信號經(jīng)程控分頻器送至MCU2測頻,精度可達四位有效數(shù)字。

  (3)波形采樣模塊

  該模塊由40MSPS的模數(shù)轉換器TLC5540、靜態(tài)存儲器CY7C128A-20和可編程邏輯器件ispLSI1016E-80組成。

  在程控時鐘和程控分頻器的控制下,CPLD產(chǎn)生存儲器地址,將高速ADC的采樣數(shù)據(jù)以程控頻率寫入靜態(tài)RAM。寫滿256個點后,將靜態(tài)RAM的控制權通過數(shù)據(jù)選擇器轉交給MCU1,由MCU1進行數(shù)據(jù)處理,并送液晶顯示。

  (4)程控時鐘電路

  程控時鐘電路是本系統(tǒng)實現(xiàn)等效采樣的關鍵,其核心是可編程頻率合成芯片SY89429V。SY89429V的輸出時鐘范圍是25MHz~400MHz,步進值0.125MHz~1MHz。它內部采用高頻鎖相環(huán)結構,對干擾很敏感,在硬件上采取了一定的抗干擾措施保證其穩(wěn)定工作。

  (5)液晶顯示

  液晶部分由點陣液晶顯示器EDM160160、液晶控制器SED1335、SRAM HM62256、負壓發(fā)生器和背光交流驅動電源發(fā)生器組成。

2.2 等效采樣的實現(xiàn)

  等效采樣是本系統(tǒng)的關鍵和創(chuàng)新點。主要采用以芯片SY89429V為核心的精密時鐘發(fā)生電路,控制高速ADC對高頻信號進行循環(huán)間歇式采樣。

  實現(xiàn)等效采樣的系統(tǒng)框圖如圖2所示。

?

?

  等效采樣的輸入頻率是1.25MHz~80MHz。為了使復現(xiàn)的波形盡量精確,系統(tǒng)設計在1.25MHz~40MHz信號范圍內每周期采一個點,在40MHz~80MHz信號范圍內每兩個周期采一個點來復現(xiàn)波形。即采樣頻率范圍要在1MHz~40MHz之間,并有可控的小步進值。

  SY89429V的輸出頻率為25MHz~400MHz,需要外加分頻電路將低頻部分擴展。同時,本系統(tǒng)選用的ADC為TLC5540,其轉換速率是5MSPS~40MSPS,低端采樣率會受到限制,可以采用控制RAM寫入速度的方式來控制采樣速率。綜合考慮,采用CPLD器件,將SY89429V芯片TEST輸出的FOUT頻率經(jīng)過程控二分頻器,一方面提供給ADC作為CLK工作頻率,另一方面再經(jīng)過程控二五十進制分頻器控制RAM寫入速度,作為低端信號的采樣頻率。

3 軟件設計

3.1 總體軟件流程

  總體軟件流程如圖3所示。MCU1接收MCU2的測頻結果,并將幅值信息傳遞給MCU2, 由MCU1根據(jù)輸入頻率確定采樣方式,并控制精密時鐘發(fā)生電路為ADC提供采樣時鐘。一次采樣完成后,由MCU1處理采樣數(shù)據(jù)并送LCD顯示。

?

?

3.2 實時采樣的實現(xiàn)

  實時采樣中,為了使采樣得到的波形盡量精確,系統(tǒng)將1.25MHz以下的信號分為三個頻率范圍,在每個頻率范圍內由程控時鐘電路產(chǎn)生某一固定的基準時鐘,結合相應的分頻數(shù)進行采樣。具體設置如下:輸入頻率為1Hz~1kHz,由單片機提供40kHz采樣時鐘;輸入頻率為1kHz~1MHz,由芯片SY89429V提供40MHz采樣時鐘;輸入頻率為1MHz~1.25MHz,由芯片SY89429V提供50MHz采樣時鐘。

3.3 等效采樣的實現(xiàn)

  由于可編程頻率合成芯片SY89429V在本系統(tǒng)所使用的25MHz~50MHz頻率范圍內,步進值始終為0.125MHz。為便于數(shù)據(jù)處理,軟件設計過程中可以將所有的實際頻率轉換成以0.125MHz為單位的代值,即除以0.125MHz。

  系統(tǒng)中所采用的模數(shù)轉換器TLC5540的轉換速率為5MHz~40MHz,當輸入頻率小于40MHz時,采用每個信號周期采一點的方法;當輸入頻率超過40MHz時,采用每兩個信號周期采一點的方法。

  下面以輸入頻率在1.25MHz~40MHz之間的情況為例,輸入頻率大于40MHz的情況可以類推得到。

  將輸入頻率fin轉換后的代值(以后簡稱代值)記為dfin,根據(jù)輸入頻率設定芯片SY89429V的頻率字SY(只取整數(shù),用于控制輸出信號的頻率),經(jīng)過n分頻后產(chǎn)生采樣頻率。根據(jù)等效采樣的原理,采樣頻率與輸入頻率相近(對于輸入頻率為40MHz~80MHz的情況,采樣頻率與輸入頻率的二分頻接近),二者頻率代值的差值記做da,則SY可以表示為:

  ??

  這時復現(xiàn)一個波形所需的采樣點數(shù)為:

  

  本系統(tǒng)選用的液晶為160×160點陣,將x軸上40個點所表示的時間定義為一格時基,記作A,則液晶屏幕上顯示的周期個數(shù)為:

?????

  由此,時基可以表示為:

  

  一個波形的采樣點數(shù)也可以用時基和輸入頻率來表示:

  

  筆者利用本文介紹的算法,實現(xiàn)了等效采樣,能夠對1MHz~80MHz的周期信號進行波形復現(xiàn),效果令人滿意。這種簡易示波器在人機界面上為用戶提供手動和自動兩種工作模式,性價比高,有廣闊的市場空間。

?

參考文獻

1 沈蘭蓀. 高速數(shù)據(jù)采集系統(tǒng)的原理與應用. 北京:人民郵電出版社,1995

2 楊樂平,呂英軍.虛擬數(shù)字示波器的設計和實現(xiàn).電子技術應用,2000;26(7)

3 Micrel Corp. SY89429V Data Manual. 2000. http://www.micrel.com

4 Micrel Corp. SY89429V Application Note. 2000. http://www.micrel.com
本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。