??? 摘 要： 介紹了VME總線的特點(diǎn)及系統(tǒng)結(jié)構(gòu)，給出了設(shè)計(jì)基于VME總線的星載" title="星載">星載上行數(shù)據(jù)處理模塊" title="處理模塊">處理模塊測試平臺(tái)" title="測試平臺(tái)">測試平臺(tái)的一些關(guān)鍵技術(shù)，并提出了一種圍繞FPGA芯片設(shè)計(jì)VME總線從設(shè)備接口" title="設(shè)備接口">設(shè)備接口的技術(shù)。
??? 關(guān)鍵詞： VME總線?? 測試平臺(tái)? PSK FPGA
?
??? VME(Versa Module Eurocard)總線是一種計(jì)算機(jī)總線結(jié)構(gòu)。Versa總線是由Motorola公司專為其MC6800處理器開發(fā)設(shè)計(jì)的，VME總線是在Versa總線的基礎(chǔ)上發(fā)展起來的，主要采用了Versa總線的電氣標(biāo)準(zhǔn)及歐式卡（Eurocard）的機(jī)械標(biāo)準(zhǔn)。VME總線在工業(yè)領(lǐng)域得到了廣泛應(yīng)用，航空、航天和軍事等領(lǐng)域也大量采用VME總線。
??? 在以VME為背板總線的系統(tǒng)中，很多功能模塊作為VME從設(shè)備存在于系統(tǒng)中。目前，市場上有關(guān)VME從設(shè)備的專用接口芯片功能復(fù)雜，成本很高，不被廣泛使用，很多VME從設(shè)備都需要自行開發(fā)VME從設(shè)備接口。本文介紹一種圍繞FPGA芯片設(shè)計(jì)VME總線從設(shè)備接口的技術(shù)。本文設(shè)計(jì)的基于VME的測試平臺(tái)是某星載上行數(shù)據(jù)處理模塊的測試平臺(tái)。
1 VME局部總線
1．1 VME總線的特性
??? VME總線是第一個(gè)獨(dú)立于微處理器的總線標(biāo)準(zhǔn)，不再受限于某一生產(chǎn)商的處理器產(chǎn)品；VME總線采用主控/目標(biāo)結(jié)構(gòu)，總線內(nèi)可以存在多個(gè)主模塊，所以被稱為多路處理總線；VME總線為32位計(jì)算機(jī)總線，地址/數(shù)據(jù)信號(hào)線采用非復(fù)用方式，最大傳輸速率可達(dá)40MPS；在VME64中，VME總線擴(kuò)展到64位，最大傳輸速率可達(dá)80MPS；VME總線采用異步傳輸，無時(shí)鐘也可協(xié)調(diào)數(shù)據(jù)傳輸，模塊間的數(shù)據(jù)傳輸通過握手信號(hào)實(shí)現(xiàn)；VME總線能夠支持16位、24位、32位尋址和8位、16位、24位、32位數(shù)據(jù)傳送" title="數(shù)據(jù)傳送">數(shù)據(jù)傳送；VME總線支持多處理器體系，最多支持到21個(gè)處理器；VME總線支持四級(jí)仲裁請(qǐng)求，采用菊花鏈優(yōu)先級(jí)隊(duì)列，實(shí)現(xiàn)多個(gè)主設(shè)備共享總線資源。
1．2 VME總線系統(tǒng)結(jié)構(gòu)
??? VME總線主要由功能模塊、底板接口邏輯和四組信號(hào)總線組成，功能模塊通過底板接口邏輯、利用底板信號(hào)總線互相通信。其系統(tǒng)結(jié)構(gòu)如圖1所示。
?
??? 底板總線包括數(shù)據(jù)傳送總線、優(yōu)先級(jí)中斷總線、數(shù)據(jù)傳送仲裁總線和共用總線四種。VME總線的數(shù)據(jù)傳輸協(xié)議有兩層：最底層為底板訪問層，由底板接口邏輯、共用總線模塊和總線仲裁模塊組成；上層為數(shù)據(jù)傳輸層，由數(shù)據(jù)傳送總線和優(yōu)先級(jí)中斷總線模塊組成。
??? 四類不同的設(shè)備板中包括不同的功能模塊，系統(tǒng)控制板包括系統(tǒng)時(shí)鐘驅(qū)動(dòng)器、電源監(jiān)視、仲裁、菊花鏈和總線定時(shí)器等功能模塊；CPU板包括定位監(jiān)視器、總線主控、請(qǐng)求器、中斷處理、中斷器等功能模塊；存儲(chǔ)器板和I/O設(shè)備板都包括目標(biāo)和中斷器等模塊。
2? 基于VME的星載上行數(shù)據(jù)處理模塊測試平臺(tái)的設(shè)計(jì)
2．1 測試平臺(tái)的系統(tǒng)組成
??? 星載上行數(shù)據(jù)處理模塊由PSK解調(diào)卡、指令譯碼卡和存儲(chǔ)器加載卡及VME接口卡組成，主要用來完成上行PSK副載波信號(hào)的解調(diào)、譯碼和處理。其中數(shù)據(jù)注入卡屬于VME從設(shè)備。
??? 對(duì)星載上行數(shù)據(jù)處理模塊進(jìn)行測試的平臺(tái)由VME機(jī)箱、仿真VME計(jì)算機(jī)、監(jiān)測設(shè)備和運(yùn)行在監(jiān)控計(jì)算機(jī)上的監(jiān)控軟件組成，用來驗(yàn)證上行數(shù)據(jù)處理模塊的功能及VME從設(shè)備接口的設(shè)計(jì)。系統(tǒng)組成框圖如圖2所示。
?
??? 上行數(shù)據(jù)處理模塊所包括的功能單元均以雙高度VME卡的形式安裝在VME機(jī)箱中，其中數(shù)據(jù)注入板卡通過VME接口與仿真VME計(jì)算機(jī)完成數(shù)據(jù)通信。
??? VME機(jī)箱是提供測試模塊和被測模塊的機(jī)械及電氣安裝載體。
??? 運(yùn)行在監(jiān)控計(jì)算機(jī)上的監(jiān)控軟件提供人機(jī)會(huì)話界面；設(shè)置測試床工作模式（自檢/工作）；接收由VME仿真計(jì)算機(jī)傳回的遙測參數(shù)，反映星上設(shè)備的工作狀態(tài)；接收顯示由VME仿真計(jì)算機(jī)傳送的注入數(shù)據(jù)；接收顯示檢測設(shè)備發(fā)出的指令檢測報(bào)告。
2．2 監(jiān)測設(shè)備的設(shè)計(jì)
??? 監(jiān)測設(shè)備用來檢測上行數(shù)據(jù)處理模塊譯碼輸出的指令代碼，并且提供雙電平狀態(tài)信號(hào)，檢測上行數(shù)據(jù)處理模塊延時(shí)輸出的控制信號(hào)、星上設(shè)備用電以及硬件復(fù)位等。原理框圖如圖3所示。
?
2．3? VME仿真計(jì)算機(jī)的設(shè)計(jì)
??? VME仿真計(jì)算機(jī)負(fù)責(zé)管理上行數(shù)據(jù)處理模塊的工作模式。它通過仿真VME總線時(shí)序?qū)ι闲袛?shù)據(jù)處理模塊進(jìn)行數(shù)據(jù)的訪問，并且能夠接收和響應(yīng)上行數(shù)據(jù)處理模塊的終端請(qǐng)求，然后讀取遙控注入數(shù)據(jù)和遙測參數(shù)并傳送給測試計(jì)算機(jī)。另外，仿真計(jì)算機(jī)還可以通過VME總線向上行數(shù)據(jù)處理模塊發(fā)送間接指令。其原理框圖如圖4所示。
?
3 VME總線從設(shè)備接口的設(shè)計(jì)與實(shí)現(xiàn)
3．1? EDA技術(shù)
??? 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)領(lǐng)域，EDA技術(shù)已經(jīng)逐漸成為電子系統(tǒng)的主要設(shè)計(jì)手段。FPGA（現(xiàn)場可編程門陣列）是EDA技術(shù)中重要的一種應(yīng)用。FPGA器件在結(jié)構(gòu)上由邏輯功能塊排列為陣列，并由可編程的內(nèi)部連線連接這些功能塊來實(shí)現(xiàn)一定的邏輯功能。本設(shè)計(jì)中遙測解調(diào)及遙控注入測試卡的數(shù)字和邏輯電路部分均由FPGA器件來完成，這里采用Altera公司的FPGA芯片ACEK1K30QC208。該芯片具有三萬門可編程邏輯單元，屬于Sram型的FPGA芯片，邏輯信息保存在芯片的靜態(tài)存儲(chǔ)器中，上電時(shí)動(dòng)態(tài)加載。這種類型的器件在驗(yàn)證期間可以使用下載工具將邏輯加載到芯片中，驗(yàn)證完畢后需要將邏輯信息燒寫在專門的PROM中，以后系統(tǒng)上電時(shí)，F(xiàn)PGA從PROM中自動(dòng)加載邏輯。
3．2? 從設(shè)備接口的設(shè)計(jì)
??? 在本設(shè)計(jì)中，VME從設(shè)備接口功能為(A24/D16)和(A16/D08)，對(duì)應(yīng)的AM代碼如下(IEEE STD 1014-1987)：
??? AM=0x2D? Short supervisory access? (A16)
??? AM=0x29? Short nonprivileged access? (A16)
??? AM=0x3E? Standard supervisory program access (A24)
??? AM=0x3D? Standard supervisory data access (A24)
??? AM=0x3A? Standard nonprivileged program access (A24)
??? AM=0x39? Standard nonprivileged data access (A24)
??? AM=0x3F? Standard supervisory block transfer(A24)
??? AM=0x3b? Standard nonprivileged block transfer(A24)
??? VME總線特性為：
??? ·A24和A16訪問
??? ·D16和D08(EO)訪問
??? ·支持D16 BLOCK傳輸
??? ·支持D08(EO) BLOCK傳輸
??? ·支持RMW (Read-Modify-Write) 訪問
??? ·支持ADO(Address Only)周期
??? ·支持Address pipelining
??? 本地總線特性為：
??? ·支持本地設(shè)備就緒信號(hào)(LREADY)
??? ·A24/#A16輸出（可分別譯碼）
??? ·SP/#NP輸出;DATA_PROG_BLOCK輸出（可分別譯碼）
3．3? 從設(shè)備中斷設(shè)計(jì)
??? VME總線從設(shè)備接口需要包括中斷設(shè)計(jì)，其功能為完成VME中斷請(qǐng)求全過程中的所有應(yīng)答時(shí)序。設(shè)計(jì)參數(shù)(IEEE STD 1014-1987)如下：
??? ·中斷釋放方式：RORA( RELEASE ON REGISTER ACCESS)和ROAK(RELEASE ON ACKNOWLEDGE INTERRUPT)方式可設(shè)置。
??? ·上升沿或高電平本地中斷請(qǐng)求有效可選Status/ID：D16 and D08(O) (Double-Byte or Single-Byte Status/ID Read)。?
參考文獻(xiàn)
1 ANSI/IEEEANSI/IEEE Std 1014-1987. IEEE Standard for A Versatile Backplane Bus: VMEbus,1987
2 VMEBus Reference Manual. Motorola Inc,1990
3 ACEX1K Programmable Logic Device Family Datasheet.Altera Corporation, June 2003
4 TMS320C3x User’s Guide. Texas Instruments Inc, Literature?Number: SPRU031E 2558539-9761 revision L, July 1997
5 熊可宜.計(jì)算機(jī)數(shù)字總線標(biāo)準(zhǔn)手冊.北京:希望電子出版社,1991.3