《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 測試測量 > 設(shè)計應(yīng)用 > 為PCIe 3.0提供最佳測試方案
為PCIe 3.0提供最佳測試方案
摘要: PCIe 3.0的帶寬非常高,要精確測試必須能夠同時監(jiān)測協(xié)議層行為和物理層活動,必須將發(fā)射和接收端的數(shù)據(jù)進行實時的統(tǒng)一的觀測。
Abstract:
Key words :

  John Calvin,泰克戰(zhàn)略市場經(jīng)理PCIe 3.0的帶寬非常高,要精確測試必須能夠同時監(jiān)測協(xié)議層行為和物理層活動,必須將發(fā)射和接收端的數(shù)據(jù)進行實時的統(tǒng)一的觀測。——John Calvin,泰克戰(zhàn)略市場經(jīng)理

 


  時下,高速串行總線的應(yīng)用方興未艾,新舊交替也愈加急促,如果想把高速帶寬的優(yōu)勢在自己的系統(tǒng)中完美實現(xiàn),沒有強大的測試工具那幾乎是天方夜譚。日前,在2010年泰克創(chuàng)新論壇期間,EDN China就如何為PCIe 3.0提供最佳測試方案的話題專訪了泰克戰(zhàn)略市場經(jīng)理John Calvin先生。Calvin先生目前是泰克專注于PCIe3.0標準的高速串行測試解決方案的專家。

 

  PCIe 3.0的推出可謂一波三折,目前的計劃是2010年的第二季度正式推出,比原計劃至少推遲了半年的時間。Calvin認為主要原因有三個:一是2009年受金融海嘯的影響,全球投資放緩,宏觀市場處于低谷,所以新規(guī)格的推出有必要推遲;二是雖然PCIe 3.0規(guī)范本身的制定工作已經(jīng)基本完成,但還需要確保與PCIe 1.0及PCIe 2.0相兼容,PCIe 3.0的速度由目前PCIe 2.0的5GT/s提升至8GT/s,最大帶寬可達到8Gb/s,來自行業(yè)內(nèi)的關(guān)鍵貢獻者對新規(guī)范在某些技術(shù)層面,如接收端通道均衡等提出更高檢測要求,其相關(guān)DFE的優(yōu)化工作也需要一個時間過程來完善;其三,服務(wù)器級別的高端應(yīng)用不斷升級,新規(guī)格的調(diào)整改動會影響電氣特性的變化,這些原因都迫使PCI-SIG推遲發(fā)布新規(guī)范。

  雖然PCIe 2.0早已推出,但目前市場的主流依然是PCIe 1.1,這種情況無疑對PCIe 3.0的市場預期產(chǎn)生一定的影響。Calvin則表示,根據(jù)思科等一些公司的導入情況看,PCIe 3.0在明年第一季度將被首先應(yīng)用于企業(yè)級應(yīng)用,如服務(wù)器等,從明年第二季度開始逐漸普及。“盡管目前PCIe 2.0還并沒有大規(guī)模普及,但PCIe 3.0的普及并不會影響到PCIe 2.0和PCIe 1.1,”Calvin說,“因為PCIe 3.0主要針對高速計算如圖形計算(GPU)、企業(yè)存儲等高端應(yīng)用,消費級應(yīng)用則將繼續(xù)采用PCIe 2.0和PCIe 1.1。”

  相較于2.0版,PCIe 3.0的單路數(shù)據(jù)速率從5GT/s上升至8GT/s,無論是測試設(shè)備還是測試工程師都將面對更多的挑戰(zhàn)。Calvin指出,挑戰(zhàn)首先來自測試要求發(fā)生了變化。在PCIe 1.0和2.0的測試中,只需對信號發(fā)射端測試,往往省掉了對接收端的測試。而到了PCIe 3.0,發(fā)射端和接收端都建議進行測試。“PCIe3.0的速率較2.0快許多,在進行發(fā)射端測試時,為了消除由夾具或連接線纜等造成的信號損傷,往往需要進行“去嵌”處理(De-embedding),以便還原真實的源信號,”Calvin說,“對于測試設(shè)備來說,在垂直分辨率、時鐘精度、時間間隔精度、通道隔離度、采樣率等方面都有更高的要求。而對于測試工程師來說,數(shù)據(jù)量的增加加劇了編碼選項的復雜度,從8b/10b上升到128b/130b,如何更好地掌控是一個挑戰(zhàn)。”

  目前,競爭廠商都在推出各自的PCIe 3.0測試系統(tǒng),Calvin表示,簡單說,泰克同其他公司PCIe 3.0測試方案的最大的不同在于,泰克能夠在單一的工具中使PCIe 3.0開發(fā)人員能夠分析協(xié)議層和物理層方面的所有問題,即能夠同時檢測信號在發(fā)射端到接收端的傳輸過程中軟件協(xié)議部分和硬件部分的問題。這一特性提高了測試效率,特別是對于那些需要綜合復雜子系統(tǒng)的系統(tǒng)設(shè)計時,可以減少重復測試和設(shè)計的時間。

Tektronix DPO70000B/DSA70000B/MSO70000 系列

  泰克去年就推出了針對PCIe 3.0的測試解決方案,包括DSA72004B實時示波器、串行數(shù)據(jù)鏈路分析軟件、DPOJET抖動和眼圖分析工具及P7520 TriMode三模差分探頭等。DSA72004B實時示波器擁有高達20GHz的四通道模擬帶寬和最低的抖動底噪,具備業(yè)界最優(yōu)的垂直噪聲性能、最平坦的頻響和最佳的有效比特位(ENOB)。Calvin表示,就目前所知,競爭者還沒有全通道產(chǎn)品推出。他同時表示,泰克去年10月份推出的DPO/DSA/MSO70000系列混合信號示波器,也是業(yè)內(nèi)第一個高性能集成MSO系列,擁有最多達20條數(shù)據(jù)捕獲通道(4條模擬通道和16條數(shù)字通道),提供了從4GHz到20 GHz的模擬帶寬和80ps的數(shù)字通道定時分辨率,可以捕獲4 GHz基礎(chǔ)頻率的五次諧波,高達250M點的記錄長度及50 GS/s的模擬采樣率和12.5 GS/s的數(shù)字采樣率。

Tektronix TLA7000系列邏輯分析儀

  今年4月,泰克又推出新的邏輯分析儀來進一步補充PCIe 3.0的測試方案。新方案包括TLA7SA16 和TLA7SA08 邏輯協(xié)議分析儀模塊 、總線支持軟件和探頭,該方案使得PCIe 3.0 開發(fā)人員能夠以獨有的方式查看系統(tǒng)行為的時間相關(guān)特點,從協(xié)議層分析開始一直到物理層,調(diào)試難檢問題的根本原因。

 

 

   新邏輯分析儀功能包括多種探測選項、完善的觸發(fā)及原始符號和通路數(shù)據(jù)時間相關(guān)波形和分解的列表數(shù)據(jù)圖。通過使用實時、硬件加速、后處理統(tǒng)計方法,并在新的Summary Profile Window ( 概況摘要窗口) 中顯示這些統(tǒng)計數(shù)據(jù),邏輯協(xié)議分析儀允許用戶迅速評估系統(tǒng)運行狀況,識別假信號和相關(guān)碼型( 誤碼、具體事務(wù)類型、命令集、等等) ;單個Transaction Window ( 事務(wù)窗口) 在數(shù)據(jù)包級和事務(wù)級查看協(xié)議行為,中間穿插物理層活動;Listing Window ( 列表窗口) 按通路顯示符號級的數(shù)據(jù)包細節(jié)。此外,在Waveform Window ( 波形窗口) 中,可以把各通路活動與高帶寬示波器的模擬波形關(guān)聯(lián)起來。

  該方案還具有高達16 GB 的深存儲器( 適用于x16 鏈路),提高了同時捕獲錯誤及導致錯誤的問題的可能性。為最大限度地利用存儲器,用戶可以存儲總線上的一切數(shù)據(jù),或使用強大的實時硬件濾波和條件存儲技術(shù)存儲11天的選定事務(wù)。除了新的邏輯協(xié)議分析儀,泰克還為PCIe 3.0 電接口驗證和調(diào)試提供了全套測試設(shè)備。

  測試廠商需要走在應(yīng)用市場的前面,這意味著測試廠商需要參與標準制定的進程,泰克與包括PCI-SIG在內(nèi)的多個高速串行總線技術(shù)標準組織的合作已久,“我們早在‘PCIe’尚未正式命名前即已開始合作,”Calvin說,“泰克專門安排了三個工作組,為電氣特性、線纜和一致性三個主要規(guī)格提供測試方案,并參加每一屆的‘插拔大會’(Plugfest),為所有的高速串行技術(shù)提供測試方法和優(yōu)化。”

  至于標準組織的方案推薦流程,Calvin則表示,各廠商會將一些標準性的測試方法公布在相關(guān)標準組織的官網(wǎng)上,用戶可以自由參考下載,而有些內(nèi)容則只針對會員開放。通常,標準組織在做測試方案推薦時,只規(guī)范測試設(shè)備的參數(shù)范圍供參考,并不涉及具體的公司產(chǎn)品。

  據(jù)悉,除了國際標準組織,泰克也同中國的標準組織展開密切合作,不久前,泰克參加了中國數(shù)字高清互動接口(DiiVA)產(chǎn)業(yè)化推進中心在廣州大學城“國家數(shù)字家庭應(yīng)用示范產(chǎn)業(yè)基地”的落成揭牌儀式,DiiVA在功能上可以替代現(xiàn)有各種接口,包括HDMI、DVI、VGA、USB、以太網(wǎng)口等全部功能,泰克是目前首家提供DiiVA測試方案的公司。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。