??? 摘 要： 基于低噪聲放大器設(shè)計(jì)原理，從噪聲、線性度" title="線性度">線性度、阻抗匹配" title="阻抗匹配">阻抗匹配等方面詳細(xì)討論了低噪聲放大器的設(shè)計(jì)。電路采用TSMC 0.18μm CMOS工藝進(jìn)行設(shè)計(jì)，利用ADS2005A對(duì)電路進(jìn)行諧波平衡、S參數(shù)分析及雙音測(cè)試，結(jié)果表明，其噪聲系數(shù)" title="噪聲系數(shù)">噪聲系數(shù)為1.795dB，正向增益為17.35dB，IIP3約為-1.43dBm，功耗約8.96mW。
??? 關(guān)鍵詞： 低噪聲放大器（LNA）? 線性度? 匹配
?
??? 現(xiàn)代無線通訊設(shè)備不斷向著低成本、便攜式的方向發(fā)展。而傳統(tǒng)的射頻集成電路主要采用GaAs工藝，成本較高，且集成度很低。隨著CMOS工藝的進(jìn)步，已經(jīng)能夠滿足射頻集成電路的要求，基于CMOS 工藝的射頻集成電路設(shè)計(jì)成為近年來的研究熱點(diǎn)。低噪聲放大器(LNA)是射頻接收機(jī)前端的關(guān)鍵模塊，應(yīng)用中要求其必須提供足夠的增益以抑制后續(xù)級(jí)模塊的噪聲，提供良好的線性度，使其在較大的信號(hào)動(dòng)態(tài)范圍內(nèi)正常工作。同時(shí)必須要有優(yōu)異的噪聲性能，這幾乎決定整個(gè)接收機(jī)的噪聲性能的優(yōu)越程度。
??? 通常采用CMOS工藝設(shè)計(jì)低噪聲放大器（LNA）時(shí)，需要在增益、噪聲、線性度、功耗、阻抗匹配等指標(biāo)之間權(quán)衡。本文針對(duì)LNA的噪聲、線性度、增益及功耗等指標(biāo)，提出了優(yōu)化的設(shè)計(jì)方法。設(shè)計(jì)了一個(gè)基于TSMC 0.18μm CMOS工藝，工作頻率" title="工作頻率">工作頻率為2.4GHz的低噪聲放大器，通過優(yōu)化達(dá)到了較好的性能。
1 電路設(shè)計(jì)
??? 本文設(shè)計(jì)的單端低噪聲放大器電路結(jié)構(gòu)如圖１所示。電路采用的是電感源極負(fù)反饋的共源-共柵結(jié)構(gòu)（Cascode 結(jié)構(gòu)），這種結(jié)構(gòu)可以在提供較低噪聲系數(shù)的同時(shí)，實(shí)現(xiàn)50Ω的輸入阻抗。放大器由共源晶體管M1和共柵晶體管M2級(jí)聯(lián)而成，M1的源極接電感Ls形成源極去耦結(jié)構(gòu), 柵極接電感Lg調(diào)整輸入電路的諧振頻率，M2用于減小輸入與輸出之間的相互作用，提供良好的隔離，并減小了M1漏柵電容Cgd的影響。電路的噪聲性能主要由M1決定，而電路的線性度主要由M2決定，可以通過選擇M1、M2柵寬度，以實(shí)現(xiàn)優(yōu)異的噪聲性能和線性度。
????????????????????? 
??? M1和M0組成電流鏡，由于電阻的阻值隨溫度變化，為了保持偏置支路穩(wěn)定，采用電流源I_DC提供穩(wěn)定的偏置電流。Rbais是偏置電阻，它和電流源I_DC一起組成電流偏置支路。Lg、Ls和Cp主要完成輸入端口阻抗匹配，Ld和Cd主要完成輸出端口阻抗匹配。P1和P2 是輸入輸出端口，Cin、Cd用于隔離直流信號(hào)，V_DC是直流電源。
1.1 輸入、輸出阻抗匹配
??? 電路采用源極電感負(fù)反饋結(jié)構(gòu)，在MOS管的柵極、源極各引入一個(gè)電感Lg、Ls，在M1的柵-源之間并聯(lián)一個(gè)電容Cp來增大柵-源之間電容。計(jì)算M1管柵-源極間的電容，合理選取Lg、Ls，使電路諧振于工作頻率，同時(shí)獲得50Ω輸入阻抗Zin(s)，滿足Zin(s)=Rs=50Ω，當(dāng)輸入端口阻抗匹配時(shí)，需要滿足：
??? 當(dāng)輸入端口阻抗匹配時(shí)，需要滿足:
??? 
?
??? 其中g(shù)m是M1的跨導(dǎo)，Cgs是M1的柵-源電容，ωT是截止頻率，ω0是工作頻率。由于LNA的工作頻率ω0一定，Cgs可以根據(jù)工藝參數(shù)計(jì)算出來，根據(jù)公式（2）、（3）可以得到Lg和Ls的值。輸出匹配主要由Ld和Cd相匹配完成，由于中心頻率ω0=2π×2.4×109，通過計(jì)算，選取合適的Ld、Cd的值，實(shí)現(xiàn)輸出阻抗匹配。根據(jù)公式(2)，在ω0確定的情況下，通過在M1的柵-源極之間并聯(lián)一個(gè)電容CP，增大了柵-源電容Cgs，從而使Lg、Ls的值變小，改善了LNA的噪聲性能，也易于使用CMOS工藝實(shí)現(xiàn)。
1.2 選取合適的柵寬及其他關(guān)鍵參數(shù)
??? 電路的噪聲性能主要是由M1決定，要選擇合適的柵寬度，以實(shí)現(xiàn)優(yōu)異的噪聲性能。M1的柵寬越大，噪聲越小，但同時(shí)會(huì)使面積增大，導(dǎo)致功耗增加、增益降低。按照功率約束條件下的設(shè)計(jì)方法，可以得到M1的最優(yōu)器件寬度為[3]：
??? 
??? 其中：Cox是單位面積氧化層電容，Leff是有效柵長(zhǎng)，Qsp是最佳品質(zhì)因數(shù)，Cox的值可以根據(jù)工藝參數(shù)計(jì)算得到。噪聲系數(shù)對(duì)于在3.5～5.5范圍內(nèi)的Qsp值是不敏感的[3]，因此取Qsp值為4.5。根據(jù)公式（4）得到Wopt約為270μm。M0的柵寬度取M1柵寬度的1/10。
??? MOS管M1本身柵-源電容
，CP并聯(lián)接入M1柵-源之間。由于0.18μm CMOS工藝的截止頻率fT可以達(dá)到40GHz以上，所以根據(jù)公式(2)、(3)可以得到LS約等于0.5nH。根據(jù)公式(2)可以計(jì)算得到Lg等于6nH，由于電感與襯底之間寄生電容以及柵電阻的影響，Lg的值要比計(jì)算得到的值小。
1.3 線性度分析和M2寬度的選取
??? 圖1所示電路中，MOS管M1、M2可以等效為兩級(jí)非線性級(jí)聯(lián)結(jié)構(gòu)。設(shè)輸入信號(hào)Vi(t)=Vm(cosω1t+cosω2t)，則M1和M2的輸出信號(hào)分別為：
??? 
????
??? 系統(tǒng)的輸入三階交調(diào)點(diǎn)IIP3(input-referred third-order intercept point)，可以表示為[4]：
?? 
其中IIP31、IIP32分別是M1和M2的輸入三階交調(diào)點(diǎn)；α1是M1的增益，α1遠(yuǎn)大于1；系統(tǒng)的線性度主要由
這一項(xiàng)決定，即系統(tǒng)的線性度主要由M2決定。短溝道MOS管的IIP3表達(dá)式為[5]：
??? 
其中：vsat是MOS管的飽和速度，Vod=VGS-VTH稱為柵過驅(qū)電壓，
，θ為遷移率的衰減系數(shù)，θ的估計(jì)值為[3]：
，tox為柵氧化層厚度。
??? 從圖2看出，要提高M(jìn)2管的IIP3值，可以加大它的柵過驅(qū)電壓Vod，但這會(huì)使直流電壓變大，電路的功耗增大。根據(jù)公式(9)，MOS管的線性度與柵寬度W無關(guān)，但是當(dāng)柵寬度變化時(shí)，會(huì)引起Vod的變化，間接影響線性度。不增大偏置電壓的情況下，通過改變M2管的柵寬度，來改變Vod，可以提高M(jìn)2的線性度。
???
????????????????????? ??? 
??? 當(dāng)M2管的柵寬度變大時(shí)，柵過驅(qū)電壓Vod變小，線性度變差；當(dāng)M2管的柵寬度減小時(shí)， Vod變大，線性度變大。為得到較好的線性度，M2管的柵寬度取M1管的一半。測(cè)量M1管和M2管的柵過驅(qū)電壓Vod1和Vod2，根據(jù)公式(9)，計(jì)算得到M1管和M2管的IIP31、IIP32。根據(jù)公式(8)，估計(jì)出系統(tǒng)的IIP3點(diǎn)。
2 電路仿真結(jié)果及討論
??? 本設(shè)計(jì)基于TSMC的0.18μm工藝，采用BSIM2V3.2模型進(jìn)行建模，利用ADS2005A進(jìn)行設(shè)計(jì)、仿真，取得了較好的效果?？紤]到片上電感的Q值不高，大電感不易制作的實(shí)際情況，在設(shè)計(jì)工程中，充分考慮了電感Q值對(duì)噪聲的影響。采用INDQ模型來模擬片上電感，Q值設(shè)為6，中心頻率設(shè)為2.4GHz，電感的值一般不超過8nH。采用2V電源，直流功耗約為8.96mW。為了得到1dB壓縮點(diǎn)P1dB，對(duì)電路進(jìn)行諧波平衡法仿真，為計(jì)算線性度，對(duì)電路進(jìn)行雙音測(cè)試，仿真結(jié)果如圖3所示。
?????????????????????? ? 
??? 圖3(a)顯示了1dB壓縮點(diǎn)的仿真結(jié)果，m1點(diǎn)和m2點(diǎn)的增益差約為1dB，即增益的1dB壓縮點(diǎn)P1dB約為-13.9dBm。圖3(b)是雙音測(cè)試輸出頻譜圖，根據(jù)公式(10)，計(jì)算得到輸入三階交調(diào)點(diǎn)IIP3大約為-1.429dBm。
????
????對(duì)電路進(jìn)行S參數(shù)仿真，得到噪聲系數(shù)和S參數(shù)的仿真結(jié)果如圖4所示。
??????????????????? ??? 
??? 由圖4可以看出，當(dāng)?shù)驮肼暦糯笃鞴ぷ髟?.4GHz時(shí)，噪聲系數(shù)為1.795dB，噪聲系數(shù)較低；正向傳輸增益S21約為17.35dB，具有較高的增益；S11、S22參數(shù)在工作頻率2.4GHz處達(dá)到極值，說明輸入、輸出阻抗匹配良好，S11約為-21.61dB，S22約為-15.93dB，回波損耗很??；S12約為-39dB說明反向隔離特性比較理想。仿真過程中發(fā)現(xiàn)，在保證輸入輸出匹配的情況下，如果提高電感的值，同時(shí)減小電容的值，可以使增益（S21參數(shù)）提高；而減小電感的值，同時(shí)增大電容的值可以改善系統(tǒng)的線性度，這就為增益和線性度的調(diào)節(jié)提供了一種可行的方法。
??? 本文采用先進(jìn)的TSMC 0.18μm CMOS射頻工藝庫參數(shù)，通過理論推導(dǎo)和ADS的仿真，設(shè)計(jì)出符合要求的低噪聲、低功耗、高增益、高線性度的低噪聲放大器，并且滿足了低功耗和全集成的要求。放大器的性能達(dá)到了設(shè)計(jì)要求，與國(guó)內(nèi)外有關(guān)設(shè)計(jì)相比達(dá)到了先進(jìn)水平[1][2][6]。通過對(duì)M1的柵-源之間引入并聯(lián)電容CP，極大地降低了系統(tǒng)的噪聲系數(shù)。隨著CMOS工藝和電感工藝的不斷改進(jìn)，0.18μm CMOS工藝已經(jīng)可以全部利用片上電感設(shè)計(jì)出符合設(shè)計(jì)要求的射頻集成電路。
參考文獻(xiàn)
[1] KIM N.A Cellular-Band CDMA 0.25μm CMOS LNA linearized using active Postdistortion.IEEE journal of olid-state circuits，2006，41(7)：1530-1541.
[2] LISCIDINI A.A 0.13μm CMOS front-end for DCS 1800/UMTS/802.11b-g with multiband?position feedback Low-Noise amplifier.IEEE?journal of solid-state circuits，2006,41(4).
[3] LEE T H.The design of CMOS radio frequency?integrated circuits，second edition.北京：電子工業(yè)出版社，2005
[4] RAZAVI B著，余志平，周潤(rùn)德譯.射頻微電子.北京：清華大學(xué)出版社，2006
[5] SOORAPANTH T，LEE T H.RF Linearity of Short-Channel MOSFETs.IEEE Journal of solid state circuits，1997，32(5)
[6] 詹福春，王文騏，李長(zhǎng)生.2.4GHz 0.25μm CMOS集成低噪聲放大器的設(shè)計(jì).半導(dǎo)體技術(shù).2004，29(5)：81-85.