《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 2線總線上升時間加速電路
2線總線上升時間加速電路
摘要: 包含2線總線(例如:I2C或SMBus)的應用需要在上升時間、電源損耗、噪聲抑制等參數(shù)之間做出折衷。漏極開路總線從低電平跳變到高電平的上升時間是由上拉電阻和總線電容決定的。
Abstract:
Key words :

1 引言

  包含2線總線(例如:I2C或SMBus)的應用需要在上升時間、電源損耗、噪聲抑制等參數(shù)之間做出折衷。漏極開路總線從低電平跳變到高電平的上升時間是由上拉電阻和總線電容決定的。因此,在增加外設、布線長度和連接器時,很難保持干凈快速的上升沿。為了解決上升時間問題,提出了一種上升時間加速電路,用一種簡單方式加速上升沿,提高噪聲抑制并降低功耗。

  2   在某些2線總線應用中,選擇適當?shù)纳侠?span onmouseout="_tipoff()" onmouseover="_tipon(this)">電阻即可提供足夠快的上升時間,并在可接受的功耗下獲得良好的噪聲抑制。但是,對于總線電容較高的大型系統(tǒng)或者是功率受限的便攜系統(tǒng),可能需要有源電路為漏極開路信號提供更短的上升時間。
圖1給出了利用MAX3373設計的上升時間加速電路,有助于提高噪聲抑制并保持最底功耗。這里利用了MAX3373低壓電平轉(zhuǎn)換器的上升時間加速功能,而非電平轉(zhuǎn)換功能。當MAX3373檢測到某個I/0引腳的電壓升高時,將在短時間內(nèi)打開內(nèi)部強上拉電路(pFET管),快速對總線寄生電容充電。經(jīng)過很短的時間,加速電路關閉,僅由內(nèi)部10 kΩ上拉電阻保持邏輯高電平。



 

  3 性能評估

  圖2所示的電路用于測試MAX3373作為上升時間加速器的性能,其中,分立漏極開路FET同時驅(qū)動兩個獨立線路。通道1由MAX3373加速,通道2簡單地由上拉電阻和寄生電容端連接(兩條線路具有相同電容C)。MAX3373的等效上拉電阻僅為5 kΩ,其輸入端和輸出端(I/O VCC和I/O VL引腳)包含10 kΩ內(nèi)部上拉電阻。圖3和圖4所示分別給出110 pF電容和I2C總線最大允許電容400 pF時的結(jié)果。注意圖中時間刻度不同。

 

  通過測試2線總線的常用時鐘速率100 kHz和400 kHz,可以看出MAX3373所具備的優(yōu)勢。100 kHz時鐘對應周期為10μs,而高電平僅僅為5μs。這樣,110 pF電容和5 kΩ上拉電阻的上升時問約1.25μs,僅占周期的12%。在這種條件下,不需要加速上升時間就能得到所期望的指標。

  寄生電容為400 pF時,上升時間約4μs,占空比40%,這些對于多數(shù)100 kHz系統(tǒng)是不可接受的。在400 pF系統(tǒng)中使片MAX3373,上升到最大值為90%的時間可以達到500 ns,僅僅為lOμs周期的5%。
對于400 kHz總線,其周期為2.5μs,高電平為1.25μs,上述條件中的5 kΩ電阻和110 pF電容可提供1.25μs的上升時間,占空比為50%,通常無法接受這樣的上升時間;將電容加大至400 pF,上升時間將達到5μs,即時鐘周期的2倍,這對于系統(tǒng)來說完全不可接受。使用MAX3373電路,在110 pF負載電容下上升到最大值90%的時間約為250 ns,僅為2.5μs周期的10%;400 pF負載電容下,上升時間僅為500 ns,占空比為20%。

  4 結(jié)束語

  使用MAX3373作為上升時間加速器是解決2線總線上升時間與時鐘問題的方法之一。在某些情況下,一般可以簡單地通過降低上拉電阻來加速上升時間,而且MAX3373提供了一種簡單的加速上升時間的方法,有助于提高噪聲抑制,并使功耗最低。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。