《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 模拟设计 > 设计应用 > 一种16位指令驱动型逐次逼近型模数转换器
一种16位指令驱动型逐次逼近型模数转换器
电子技术应用
秦克凡，张昱晟，郑新月，马伟，胡伟波
南开大学 电子信息与光学工程学院
摘要： 设计实现了一种指令驱动型16位逐次逼近型模数转换器（SAR ADC），旨在支持精准获取被监控设备的实时状态。设计的ADC仅在主控机指令发送后进行转换，可以实现精准的数据采集和故障判断。该ADC包含三个部分：第一级ADC、第二级ADC、极间放大器。该ADC采用一次性片上校准技术，为了进一步提高ADC线性度，在第一级电容阵列（CDAC）设计中采用增量式和二进制混合电容阵列。测试结果表明该ADC实现了82 dB的信纳比（SNDR）和84 dB的信噪比（SNR）。测量的微分非线性（DNL）和积分非线性（INL）分别为-0.9/+1.5 LSB和-5.5/4 LSB。电路采用180 nm CMOS工艺制造，芯片面积为2.9 mm2，供电电压为5 V，功耗为6 mW。
中圖分類號(hào)：TN402 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.257009
中文引用格式： 秦克凡，張昱晟，鄭新月，等. 一種16位指令驅(qū)動(dòng)型逐次逼近型模數(shù)轉(zhuǎn)換器[J]. 電子技術(shù)應(yīng)用，2026，52(3)：51-55.
英文引用格式： Qin Kefan，Zhang Yusheng，Zheng Xinyue，et al. A command-driven 16-bit SAR ADC[J]. Application of Electronic Technique，2026，52(3)：51-55.
A command-driven 16-bit SAR ADC
Qin Kefan，Zhang Yusheng，Zheng Xinyue，Ma Wei，Hu Weibo
College of Electronic Information and Optical Engineering， Nankai University
Abstract： This paper presents a command-driven 16-bit successive approximation register analog-to-digital converter (SAR ADC) designed to enable precise real-time monitoring of target devices. The ADC performs conversion only upon receiving commands from the host, allowing accurate data acquisition and fault detection. The proposed ADC consists of three main components: the first-stage ADC, the second-stage ADC, and the residue amplifier. A one-time on-chip calibration technique is employed to mitigate the capacitor mismatch. An incremental and binary hybrid capacitor array is implemented in the first-stage capacitive digital-to-analog converter (CDAC) design. After calibration, measurement results show that the ADC achieves an SNDR of 82 dB and an SNR of 84 dB. The measured differential nonlinearity (DNL) and integral nonlinearity (INL) are -0.9/+1.5 LSB and -5.5/+4 LSB, respectively. The circuit is fabricated in a 180 nm CMOS process, occupies an active area of 2.9 mm², operates at a supply voltage of 5 V, and consumes 6 mW of power.
Key words : command-driven；SAR ADC；CDAC；on-chip calibration

引言

物聯(lián)網(wǎng)設(shè)備作為人類與物理世界之間信息豐富的接口被廣泛應(yīng)用。物聯(lián)網(wǎng)節(jié)點(diǎn)的開(kāi)發(fā)面臨著功耗、精度等方面的挑戰(zhàn)[1-3]。在實(shí)際應(yīng)用中，為了滿足物聯(lián)網(wǎng)設(shè)備低功耗的需求，通常會(huì)選擇將系統(tǒng)中的高性能、高功耗器件處于休眠狀態(tài)。一種新興的事件驅(qū)動(dòng)方式是應(yīng)用一個(gè)始終在線的事件監(jiān)測(cè)器，將高功耗、高性能的器件從省電模式中喚醒，從而節(jié)省系統(tǒng)的整體功耗。喚醒事件監(jiān)測(cè)器僅在感興趣的事件到來(lái)后觸發(fā)高功耗、高性能器件[4-7]。由于物聯(lián)網(wǎng)節(jié)點(diǎn)應(yīng)用場(chǎng)景的特殊性，使用這種控制方式會(huì)使整體系統(tǒng)長(zhǎng)期處于低功耗的休眠狀態(tài)，功耗更低，更適合小電池容量的物聯(lián)網(wǎng)設(shè)備。

作為物聯(lián)網(wǎng)設(shè)備中的重要一環(huán)和大功耗處理器件，模數(shù)轉(zhuǎn)換器（ADC）的運(yùn)行策略不僅決定了ADC自身的功耗，更決定了整個(gè)物聯(lián)網(wǎng)設(shè)備的性能[8-12]。傳統(tǒng)的ADC是以固定采樣頻率進(jìn)行連續(xù)采樣的，這不僅消耗了大量的功耗，也造成了大量的數(shù)據(jù)冗余。這對(duì)于物聯(lián)網(wǎng)應(yīng)用來(lái)說(shuō)是致命的。為了配合實(shí)現(xiàn)事件觸發(fā)的需求，ADC需要進(jìn)行獨(dú)特的設(shè)計(jì)。該ADC僅僅在指令觸發(fā)后才進(jìn)行轉(zhuǎn)換，并且在下一次指令發(fā)送前要收到當(dāng)前的轉(zhuǎn)換結(jié)果。所以ADC的輸出與指令之間存在著一一映射的關(guān)系。這種ADC稱指令驅(qū)動(dòng)型ADC。

高精度ADC在物聯(lián)網(wǎng)設(shè)備中有著廣泛的應(yīng)用。而指令驅(qū)動(dòng)型ADC轉(zhuǎn)換的獨(dú)特性，限制了ADC架構(gòu)的選擇。在高精度ADC設(shè)計(jì)，特別是14-bit以上的ADC，逐次逼近型（SAR）、噪聲整形（noise-shaping）、sigma-delta ADC是常采用的架構(gòu)。SAR ADC因?yàn)槠鋯未无D(zhuǎn)換單個(gè)樣本和不需要過(guò)多的后處理的特性更適合應(yīng)用在指令驅(qū)動(dòng)型ADC中[13-15]。相較于單級(jí)SAR ADC，兩級(jí)SAR ADC廣泛應(yīng)用于高分辨率設(shè)計(jì)，與單級(jí)SAR ADC相比，兩級(jí)SAR ADC對(duì)殘余放大器（RA）施加了噪聲要求。由第二級(jí)引入的輸入?yún)⒖荚肼暠籖A衰減，從而降低了對(duì)第二級(jí)的精度要求。

本文提出了一種16-bit指令驅(qū)動(dòng)型SAR ADC。它包括第一級(jí)ADC、第二級(jí)ADC、RA、SAR控制邏輯以及一次性校準(zhǔn)電路。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://ihrv.cn/resource/share/2000007002


作者信息：

秦克凡，張昱晟，鄭新月，馬偉，胡偉波

（南開(kāi)大學(xué) 電子信息與光學(xué)工程學(xué)院，天津 300350）

2.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。