· 跨學科團隊進一步開發(fā)芯片封裝和測試制造技術的創(chuàng)新方法，提高效率和靈活性

· 該項目隸屬于意法半導體異構集成戰(zhàn)略計劃，有益于射頻、模擬、電源和數字產品技術開發(fā)

· 圖爾 PLP 試點生產線已獲得 6000 萬美元投資及當地研發(fā)生態(tài)系統(tǒng)協(xié)同支持

2025年9月29日，中國—服務多重電子應用領域、全球排名前列的半導體公司意法半導體(STMicroelectronics，簡稱ST)（紐約證券交易所代碼:STM)公布了其位于法國圖爾的試點生產線開發(fā)下一代面板級包裝（PLP）技術的最新進展。該生產線預計將于2026年第三季度投入運營。

PLP（面板級封裝）是一種先進的自動化芯片封測制造技術，該技術不僅有助于提高制造效率、降低生產成本，還是實現芯片尺寸進一步縮小、提升性能與成本效益的關鍵路徑。PLP采用更大尺寸的矩形基板替代傳統(tǒng)圓形晶圓作為芯片載體，從而顯著提高單位生產吞吐量，更適合大規(guī)模高效量產。依托馬來西亞第一代PLP生產線及其全球技術研發(fā)網絡，意法半導體正持續(xù)開發(fā)下一代PLP技術，以鞏固其在該領域的技術優(yōu)勢，并將PLP的應用范圍擴展至汽車、工業(yè)及消費電子等更廣泛的產品中。

意法半導體質量、制造和技術部總裁 Fabio Gualandris 表示：“我們在法國圖爾工廠布局PLP制造能力，旨在推動這一創(chuàng)新型芯片封測技術的應用，提升制造效率與靈活性，以廣泛應用于射頻、模擬、電源、微控制器等多個領域。該項目由來自生產自動化、工藝工程、數據科學、數據分析以及技術產品研發(fā)等多學科專家團隊共同參與，是意法半導體專注于‘異構集成’——一種新興的可擴展、高效芯片集成方法——這一更宏大戰(zhàn)略計劃的重要組成部分。此前，我們在馬耳他的工廠已充分展示了在歐洲提供高性能芯片封測服務的實力。隨著全球制造布局的持續(xù)優(yōu)化，圖爾工廠的新項目將進一步提升我們在工藝、設計與制造方面的創(chuàng)新能力，為歐洲下一代芯片的開發(fā)提供有力支持?！?/p>

圖爾PLP試點生產線開發(fā)項目已獲得來自公司制造布局重塑計劃的超過6000萬美元投資。該項目預計將聯(lián)合CERTEM研發(fā)中心等當地研發(fā)生態(tài)系統(tǒng)共同推進。如前所述，該計劃致力于建設先進的制造基礎設施，并為法國和意大利的部分工廠賦予新的戰(zhàn)略使命，助力實現可持續(xù)的長遠發(fā)展。

PLP技術說明

幾十年來，半導體行業(yè)主要采用晶圓級封裝(WLP)和倒裝片封裝技術連接芯片和外部電路。然而，隨著器件尺寸越來越小，復雜度越來越高，這些方法的可擴展性和成本效益已接近極限。業(yè)界正在開發(fā)不同的先進封裝技術，目前市面上存在幾種不同的先進技術，PLP面板級封裝就是其中之一。

與在單顆晶圓片上封裝多顆芯片的方法不同，面板級封裝采用的是一個更大的矩形基板，可以同時封裝數量更多的芯片，從而降低成本成本，提高產量。

從2020 年開始，意法半導體不僅采用了 PLP-DCI 技術，而且一直處于這項技術發(fā)展的前沿。研發(fā)團隊著力開發(fā)技術原型，擴大應用范圍，最終開發(fā)出先進的 PLP-DCI 工藝，目前，該工藝在一條高度自動化的生產線上，使用 700x700 毫米超大基板封裝芯片，日產量超過 500 萬片。

意法半導體PLP技術的核心是直接銅互連（DCI）技術。該技術采用銅封裝支柱取代了傳統(tǒng)的芯片間連接線，可實現更高效的電氣互連。在DCI工藝中，芯片與基板之間通過導電性能優(yōu)異的銅材料建立連接，相比傳統(tǒng)焊球互連方法，它具有更高的可靠性。DCI結構無需導線，有助于降低電阻和電感造成的功率損耗，提升散熱能力，同時支持更小的芯片尺寸。這不僅有利于器件小型化和提高功率密度，也為新產品的開發(fā)提供了重要支撐。

PLP-DCI 還允許在高級封裝內集成多個芯片，即系統(tǒng)級封裝 (SiP)。