《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 微波|射頻 > 設(shè)計(jì)應(yīng)用 > 多級(jí)可配置CIC濾波器設(shè)計(jì)
多級(jí)可配置CIC濾波器設(shè)計(jì)
電子技術(shù)應(yīng)用
李升梅1,趙海2,倪屹1
1.江南大學(xué) 物聯(lián)網(wǎng)工程學(xué)院;2.江蘇集萃智能集成電路設(shè)計(jì)技術(shù)研究所有限公司
摘要: 針對(duì)超大規(guī)模集成電路的發(fā)展以及Sigma Delta模數(shù)轉(zhuǎn)換器的廣泛應(yīng)用,提出一種面向24位Sigma Delta模數(shù)轉(zhuǎn)換器的多級(jí)可配置級(jí)聯(lián)積分梳狀(Cascade Integral Comb,CIC)濾波器結(jié)構(gòu)。濾波器結(jié)構(gòu)借助級(jí)數(shù)調(diào)節(jié)和分時(shí)復(fù)用技術(shù)減少運(yùn)算邏輯和存儲(chǔ)邏輯單元,從而實(shí)現(xiàn)降低面積的目的。通過MATLAB Simulink搭建CIC濾波器模型進(jìn)行仿真,并實(shí)現(xiàn)電路設(shè)計(jì),仿真結(jié)果表明該濾波器可實(shí)現(xiàn)64~8 192倍8種降采樣可調(diào)和2級(jí)或3級(jí)級(jí)聯(lián)可調(diào)?;?80nm COMS標(biāo)準(zhǔn)單元工藝庫(kù)進(jìn)行ASIC版圖設(shè)計(jì),與傳統(tǒng)CIC濾波器比較,數(shù)字電路在面積上具有顯著優(yōu)勢(shì)。
中圖分類號(hào):TN911 文獻(xiàn)標(biāo)志碼:A DOI: 10.16157/j.issn.0258-7998.245640
中文引用格式: 李升梅,趙海,倪屹. 多級(jí)可配置CIC濾波器設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用,2025,51(2):46-51.
英文引用格式: Li Shengmei,Zhao Hai,Ni Yi. Design of multistage configurable CIC filter[J]. Application of Electronic Technique,2025,51(2):46-51.
Design of multistage configurable CIC filter
Li Shengmei1,Zhao Hai2,Ni Yi1
1.College of IoT Engineering, Jiangnan University; 2.Jiangsu Jitri Intelligent Integrated Circuit Design Technology Research Institute Co., Ltd.
Abstract: In view of the development of Very-Large-Scale Integration circuits and the wide application of Sigma Delta analogue-to-digital converters, this paper proposes a multi-stage configurable cascade integrated comb filter structure for 24-bit Sigma Delta analogue-to-digital converters.The structure reduces the number of operation logic and storage logic units with the help of adjusting the number of cascades and time division multiplexing techniques for reusing a circuit, thus achieving a reduction in area.The CIC filter model is constructed by MATLAB Simulink for simulation, and the code design is completel. The simulation results show that the filter can realise 64~8 192 times of 8 kinds of downsampling adjustable and 2-stage or 3-stage cascade adjustable. ASIC layout is designed based on 180 nm COMS standard cell process libraries, and digital circuits offer significant area advantages over traditional CIC filters.
Key words : CIC filter;downsampling factor adjustable;stages adjustable;time division multiplexing circuit

引言

隨著集成電路技術(shù)和工業(yè)生產(chǎn)自動(dòng)化技術(shù)的快速發(fā)展,作為模擬與數(shù)字信號(hào)橋梁的的模數(shù)轉(zhuǎn)換器(Analog Digital Converter, ADC)也成為研究的重點(diǎn),其向著高精度、低功耗和減少面積的方向發(fā)展[1]。由于結(jié)構(gòu)簡(jiǎn)單和分辨率高,Sigma Delta轉(zhuǎn)換技術(shù)是測(cè)量技術(shù)應(yīng)用中的首選。一般地,Sigma Delta ADC由模擬調(diào)制器電路與數(shù)字降采樣濾波電路兩部分組成。由于數(shù)字濾波器包含較多計(jì)算單元和存儲(chǔ)單元,Sigma Delta ADC的功耗和面積大小主要由數(shù)字濾波器決定[2]。級(jí)聯(lián)積分梳狀(Cascade Integrator Comb,CIC)濾波器僅由加法器和延遲器組成而不需要乘法器,因其結(jié)構(gòu)簡(jiǎn)單規(guī)整、占用硬件資源少且性能好,被廣泛應(yīng)用于Sigma Delta ADC的多速率系統(tǒng)[3]。但是,單級(jí)CIC濾波器具有阻帶衰減差,主瓣衰減不明顯等缺點(diǎn)[4]。所以為實(shí)現(xiàn)去除24位Sigma Delta ADC模擬調(diào)制器輸出疏密波中的高頻噪音,本文設(shè)計(jì)遞歸結(jié)構(gòu)級(jí)聯(lián)CIC濾波器,并且可以根據(jù)不同的降采樣因子選擇2級(jí)或3級(jí)積分差分級(jí)聯(lián),減少硬件資源。采用加法器分時(shí)復(fù)用技術(shù)減少硬件資源。


本文詳細(xì)內(nèi)容請(qǐng)下載:

http://ihrv.cn/resource/share/2000006324


作者信息:

李升梅1,趙海2,倪屹1

(1.江南大學(xué) 物聯(lián)網(wǎng)工程學(xué)院,江蘇 無(wú)錫 214122;2.江蘇集萃智能集成電路設(shè)計(jì)技術(shù)研究所有限公司,江蘇 無(wú)錫 214122)


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。