《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > DSP片上Flash測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
DSP片上Flash測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
電子技術(shù)應(yīng)用
王濤，于鵬，錢昀瑩
中國電子科技集團(tuán)公司第五十八研究所
摘要： 在DSP芯片的可靠性篩選考核試驗(yàn)中，片上Flash擦寫耐久和數(shù)據(jù)保持測(cè)試是最重要的試驗(yàn)之一。針對(duì)內(nèi)建自測(cè)試和外部自動(dòng)化機(jī)臺(tái)測(cè)試的局限性，提出了一種DSP片上Flash測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法。在分析了Flash故障類型和測(cè)試算法的基礎(chǔ)上，給出了硬件原理圖和軟件實(shí)現(xiàn)流程，并搭建了實(shí)物平臺(tái)進(jìn)行效果評(píng)估。測(cè)試結(jié)果表明：該系統(tǒng)可實(shí)現(xiàn)多工位DSP片上Flash自動(dòng)化測(cè)試，無需人工參與。同時(shí)工作狀態(tài)可實(shí)時(shí)顯示，測(cè)試過程中的數(shù)據(jù)和結(jié)果自動(dòng)保存在外部存儲(chǔ)器中，便于后期進(jìn)行測(cè)試結(jié)果統(tǒng)計(jì)分析。
中圖分類號(hào)：TN306 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.245650
中文引用格式： 王濤，于鵬，錢昀瑩. DSP片上Flash測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子技術(shù)應(yīng)用，2025，51(2)：41-45.
英文引用格式： Wang Tao，Yu Peng，Qian Yunying. Design and implementation of DSP on-chip Flash testing system[J]. Application of Electronic Technique，2025，51(2)：41-45.
Design and implementation of DSP on-chip Flash testing system
Wang Tao，Yu Peng，Qian Yunying
The 58th Research Institute of China Electronics Technology Group Corporation
Abstract： In the reliability screening and assessment test of DSP chip, the on-chip Flash erasure durability and data retention test is one of the most important tests. In view of the limitations of built-in self-test and external automated machine testing, this paper proposes the design and implementation of a test system for on-chip Flash of DSP chip. Based on the analysis of Flash fault types and test algorithms, the hardware schematic diagram and software implementation process are given, and a physical platform is built for effect evaluation. The test results show that the system can realize the on-chip Flash automatic test of multi position DSP chip without manual participation. At the same time, the working status can be displayed in real time, and the data and results in the test process can be automatically saved in the external memory, which is convenient for the statistical analysis of the test results in the later stage.
Key words : on-chip Flash；erasure durability；data retention；test system

引言

數(shù)字信號(hào)處理器（Digital Signal Processor，DSP）片上一般集成了Flash存儲(chǔ)器，片上Flash以二進(jìn)制碼的形式存儲(chǔ)用戶應(yīng)用程序及數(shù)據(jù)，可在DSP芯片掉電后保持?jǐn)?shù)據(jù)不丟失。鑒于片上Flash的非易失性、低功耗等優(yōu)點(diǎn)，集成片上Flash的DSP芯片已廣泛應(yīng)用在數(shù)字電源、伺服控制以及智能電網(wǎng)等領(lǐng)域[1]。

為保證片上Flash存儲(chǔ)器的可靠性，在DSP芯片篩選考核試驗(yàn)中，F(xiàn)lash擦寫耐久和數(shù)據(jù)保持測(cè)試是最重要的試驗(yàn)之一[2]。Flash存儲(chǔ)器測(cè)試方法主要分為內(nèi)建自測(cè)試和外部測(cè)試，其中內(nèi)建自測(cè)試方法受限于固定的測(cè)試電路，難以保證測(cè)試覆蓋率；外部測(cè)試又分為自動(dòng)化測(cè)試設(shè)備（Automatic Test Equipment，ATE）和板級(jí)專用工裝測(cè)試，由于Flash全地址空間擦寫耐久和數(shù)據(jù)保持測(cè)試時(shí)間長(zhǎng)、測(cè)試向量較大，利用ATE機(jī)臺(tái)測(cè)試DSP片上Flash效率低且成本高[3]。

針對(duì)內(nèi)建自測(cè)試和外部ATE機(jī)臺(tái)測(cè)試的局限性，本文提出了一種DSP片上Flash測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法，詳細(xì)介紹了片上Flash存儲(chǔ)器測(cè)試方案、系統(tǒng)硬件設(shè)計(jì)以及軟件開發(fā)等。該系統(tǒng)可實(shí)現(xiàn)多工位DSP片上Flash存儲(chǔ)器自動(dòng)化測(cè)試，上電后被測(cè)DSP芯片通過SPI接口在線加載測(cè)試程序，工作狀態(tài)可實(shí)時(shí)顯示。上述過程無需人工參與，提高了測(cè)試效率，降低了測(cè)試成本。同時(shí)測(cè)試過程中的數(shù)據(jù)和結(jié)果自動(dòng)存儲(chǔ)在外部EEPROM中，便于后期進(jìn)行測(cè)試結(jié)果統(tǒng)計(jì)分析，為進(jìn)一步提高DSP片上Flash測(cè)試效率和故障覆蓋率提供依據(jù)[4]。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://ihrv.cn/resource/share/2000006323


作者信息：

王濤，于鵬，錢昀瑩

（中國電子科技集團(tuán)公司第五十八研究所，江蘇 無錫 214062）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。