《電子技術(shù)應用》
您所在的位置：首頁 > 模擬設計 > 設計應用 > 一種用于時間交織ADC的低時間失配采樣方法
一種用于時間交織ADC的低時間失配采樣方法
電子技術(shù)應用
燕翔，秦克凡，楊尚爭，胡偉波
南開大學 電子信息與光學工程學院
摘要： 為了應對時間交織型模數(shù)轉(zhuǎn)換器中時間失配導致的性能下降問題，提出了一種高效的分層串聯(lián)采樣方法。該采樣方法的思路是將與采樣精度相關的時鐘源集總在主采樣開關位置，緩解由于多路子采樣開關控制時鐘存在時間失配導致采樣精度下降的問題。此外，還設計了一種高速自舉式采樣開關，具有開啟速度快、線性度高的特點。該采樣方法基于22 nm CMOS工藝搭建電路并進行后仿真驗證。仿真結(jié)果表明該采樣方法對時間失配不敏感，在0.9 V電源電壓，輸入信號頻率為2 GHz下，采樣網(wǎng)絡的信號噪聲失真比（SNDR）達到72 dB。
中圖分類號：TN402 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.245758
中文引用格式： 燕翔，秦克凡，楊尚爭，等. 一種用于時間交織ADC的低時間失配采樣方法[J]. 電子技術(shù)應用，2025，51(2)：36-40.
英文引用格式： Yan Xiang，Qin Kefan，Yang Shangzheng，et al. A low time mismatch sampling method for time-interleaved ADC[J]. Application of Electronic Technique，2025，51(2)：36-40.
A low time mismatch sampling method for time-interleaved ADC
Yan Xiang，Qin Kefan，Yang Shangzheng，Hu Weibo
College of Electronic Information and Optical Engineering， Nankai University
Abstract： To cope with the performance degradation caused by time mismatch in time-interleaved analog-to-digital converters, an efficient hierarchical series sampling method was proposed. The idea of this sampling method is to aggregate the clock sources related to sampling accuracy at the main sampling switch position, to alleviate the sampling accuracy degradation due to time mismatch in the control clock of multiple sub-sampling switches. In addition, a high-speed bootstrap sampling switch is also designed, which has the characteristics of fast opening speed and high linearity. The sampling method is based on the 22 nm CMOS process to build the circuit and carry out post-simulation verification. The post-layout simulation results show that the sampling method is not sensitive to time mismatch, and the signal noise distortion ratio (SNDR) of the sampling network reaches 72 dB at a supply voltage of 0.9 V and an input signal frequency of 2 GHz.
Key words : time-interleaved ADC；mismatch error；bootstrap switch

引言

模數(shù)轉(zhuǎn)換器（ADC）作為模擬世界與數(shù)字世界之間紐帶，是現(xiàn)代電子系統(tǒng)中必不可少的關鍵模塊。特別是在5G通信和消費類便攜式設備領域，高性能ADC在信號鏈中起著至關重要的作用。隨著數(shù)據(jù)吞吐量越來越大，需要處理的信號頻率越來越高，高速低功耗ADC的需求量日益增加[1-2]。

在傳統(tǒng)的ADC架構(gòu)中，流水線架構(gòu)[3-4]以其多級同時工作的特點被認為是實現(xiàn)高速采樣率的架構(gòu)。同時流水線架構(gòu)中的多級放大功能使其對噪聲的容忍度較高，較適合用于高精度的場景。然而隨著工藝演進，晶體管的本征增益下降以及電源電壓逐漸降低，高增益的放大器設計成為一種挑戰(zhàn)[5-7]。另外隨著采樣頻率的增加，高帶寬放大器對功耗的需求也是巨大的。

時間交織（Time-Interleave, TI）架構(gòu)[8]是實現(xiàn)高采樣率的另一種方法。通過在時間維度上將多個子通道交織起來并行工作，在采樣率倍增的同時，保持功耗近似線性增加。尤其是針對上吉赫茲采樣率的大帶寬應用場景，時間交織架構(gòu)幾乎是唯一的選擇。然而，時間交織結(jié)構(gòu)存在子通道之間不匹配的問題[9-10]，如失調(diào)、增益和時間失配（Timing-Skew）。由于失調(diào)和增益失配與輸入信號的頻率和采樣頻率無關，因此該誤差可以較為直接地檢測，而時間失配則與輸入信號的頻率相關，且誤差隨輸入信號頻率增加而變大，嚴重惡化ADC的動態(tài)性能[11-12]。

針對時間失配問題，本文提出了一種非校準的低功耗低時間失配采樣方法，并設計了一款高速采樣開關和配套的時序控制產(chǎn)生電路。本設計基于22 nm CMOS工藝對該采樣方法進行驗證，仿真結(jié)果表明，提出的高速采樣開關在跟蹤速度和線性度方面性能優(yōu)異，配合提出的低時間失配采樣方法可以在不校準的情況下避免時間失配引入的誤差，非常適用于低功耗的高速時間交織型ADC。


本文詳細內(nèi)容請下載：

http://ihrv.cn/resource/share/2000006322


作者信息：

燕翔，秦克凡，楊尚爭，胡偉波

（南開大學 電子信息與光學工程學院，天津 300350）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。