《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 一種帶參考注入信號(hào)的TIADC時(shí)間失配校準(zhǔn)算法
一種帶參考注入信號(hào)的TIADC時(shí)間失配校準(zhǔn)算法
2017年電子技術(shù)應(yīng)用第5期
尹勇生，吳景生，陳紅梅，李 琨
合肥工業(yè)大學(xué) 微電子設(shè)計(jì)研究所，安徽 合肥230009
摘要： 提出了一種帶參考注入信號(hào)的校準(zhǔn)算法，用于校準(zhǔn)時(shí)間交織模數(shù)轉(zhuǎn)換器（Time-Interleaved Analog-to-Digital Converter，TIADC）的時(shí)間失配誤差。該算法引入?yún)⒖甲⑷胄盘?hào)，參考注入信號(hào)通過(guò)采樣保持電路（sample hold circuit，S/H）后，利用TIADC的各子通道時(shí)鐘依次控制S/H，對(duì)其輸出后的值進(jìn)行運(yùn)算獲得時(shí)間誤差，再將時(shí)間誤差反饋回多相時(shí)鐘產(chǎn)生器，利用可變延遲線實(shí)現(xiàn)時(shí)間失配的補(bǔ)償。該算法運(yùn)算簡(jiǎn)單，消耗的硬件資源低，對(duì)輸入信號(hào)沒(méi)有限制，可以擴(kuò)展到任意通道。算法應(yīng)用于一個(gè)4通道12 bits的TIADC，當(dāng)輸入信號(hào)的歸一化頻率fin/fs=0.485 0，設(shè)定的最大誤差為1.0%Ts時(shí)，MATLAB仿真結(jié)果表明，經(jīng)過(guò)本算法校準(zhǔn)后的SFDR從31.009 4 dB提高到了95.627 0 dB，SNDR從31.074 9 dB提高到了73.480 5 dB，證明了該校準(zhǔn)方案的有效性。
中圖分類號(hào)： TN432.1
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.2017.05.010
中文引用格式： 尹勇生，吳景生，陳紅梅，等. 一種帶參考注入信號(hào)的TIADC時(shí)間失配校準(zhǔn)算法[J].電子技術(shù)應(yīng)用，2017，43(5)：44-47.
英文引用格式： Yin Yongsheng，Wu Jingsheng，Chen Hongmei，et al. Calibration of timing skew for TIADC with reference-injection single[J].Application of Electronic Technique，2017，43(5)：44-47.
Calibration of timing skew for TIADC with reference-injection single
Yin Yongsheng，Wu Jingsheng，Chen Hongmei，Li Kun
School of Microelectronics，Hefei University of Technology，Hefei 230009，China
Abstract： A calibration algorithm with a reference-injection single was presented in this paper to calibrate the timing mismatch of Time-Interleaved Analog-to-Digital Converter(TIADC). This algorithm used a reference-injection single，which is sampled by the sub-channal′s CLKs of TIADC. We can acquire the timing skew by the operations of the output of the S/H and then feed it back to the multiphase clk. Achieve the compensation of time-skew with variable delay line. The presented calibration algorithm has lower hardware consumption with no restriction on the input single，and could be extended to arbitrary number of channels. Simulation result of 4 channal 12 bits TIADC with MATLAB shows that, with this calibration algorithm, the SFDR rose from 31.009 4 dB to 95.627 0 dB and the SNDR rose from 31.074 9 dB to 73.480 5 dB at the input frequency fin/fs=0.485，was proofed enough the effectiveness of this algorithm.
Key words : reference-injection single；time interleaved ADC；timing-skew；variable delay line

0 引言

    隨著社會(huì)信息技術(shù)的快速發(fā)展，在通信、計(jì)算機(jī)、儀表控制、雷達(dá)等領(lǐng)域?qū)δ?shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）的性能要求越來(lái)越高，因此高性能的ADC具有非常廣泛的應(yīng)用，并且有著重要的戰(zhàn)略意義。受目前ADC發(fā)展水平和工藝水平的限制，單個(gè)ADC的性能很難同時(shí)滿足高速率和高精度的要求，因此時(shí)間交織模數(shù)轉(zhuǎn)換器（TIADC）應(yīng)運(yùn)而生。

    TIADC是一種并行交替型ADC，采用并行的結(jié)構(gòu)能夠大大提高系統(tǒng)的采樣速率，但是由于各通道存在時(shí)間失配、增益失配和失調(diào)失配，3種失配嚴(yán)重影響了TIADC的性能，本文研究的是時(shí)間失配，不討論另外兩種失配誤差。目前TIADC采樣時(shí)間誤差的校準(zhǔn)方案主要有兩種：基于已知輸入信號(hào)的前臺(tái)校準(zhǔn)算法和未知輸入信號(hào)的后臺(tái)校準(zhǔn)算法，前臺(tái)校準(zhǔn)算法具有硬件復(fù)雜度低、校準(zhǔn)精度高的優(yōu)點(diǎn)，但是需要中斷ADC的工作，不具有實(shí)時(shí)校準(zhǔn)誤差的能力，而后臺(tái)校準(zhǔn)算法能夠?qū)崟r(shí)準(zhǔn)確地校準(zhǔn)誤差。文獻(xiàn)[1-4]是在頻域中利用濾波器進(jìn)行誤差校準(zhǔn)，然而濾波器的引入限制了輸入信號(hào)的帶寬，并且系統(tǒng)的硬件消耗較大，文獻(xiàn)[5]則利用了泰勒級(jí)數(shù)來(lái)校準(zhǔn)時(shí)間誤差，當(dāng)TIADC為兩通道時(shí)該算法校準(zhǔn)效果較好，但是當(dāng)通道數(shù)擴(kuò)展到四通道及以上時(shí)校準(zhǔn)效果明顯下降，文獻(xiàn)[6]提出了基于相關(guān)運(yùn)算對(duì)采樣時(shí)間失配進(jìn)行校準(zhǔn)，但是該方案只適用于兩通道TIADC，也無(wú)法擴(kuò)展到更多的通道數(shù)，文獻(xiàn)[7]提出了一種時(shí)域自相關(guān)的時(shí)延誤差自適應(yīng)校正方案，但是該算法運(yùn)算復(fù)雜，硬件復(fù)雜度高，文獻(xiàn)[8]提出了一種簡(jiǎn)單有效的時(shí)間誤差校準(zhǔn)算法，但是該算法只適用于特定的輸入頻率，文獻(xiàn)[9]利用參考通道來(lái)校準(zhǔn)時(shí)間失配，這種方案校準(zhǔn)效果好，算法復(fù)雜度低，但是需要額外引入一個(gè)額外的參考時(shí)鐘和參考ADC。針對(duì)上述問(wèn)題，本文提出了一種帶參考注入信號(hào)的校準(zhǔn)算法來(lái)校準(zhǔn)采樣時(shí)間誤差，該算法對(duì)輸入信號(hào)的帶寬沒(méi)有限制，能夠擴(kuò)展到任意通道數(shù)，并且算法簡(jiǎn)單有效，無(wú)需引入額外的參考時(shí)鐘和參考ADC。

1 TIADC的結(jié)構(gòu)和時(shí)間誤差的分析

    M通道的TIADC的結(jié)構(gòu)框圖如圖1所示(M為正整數(shù))，M個(gè)子ADC(Sub-ADC)完全相同，每個(gè)子ADC的精度為N bit，系統(tǒng)時(shí)鐘為CKs，通過(guò)多相時(shí)鐘發(fā)生器(Multi-phase clock generator)產(chǎn)生各子通道時(shí)鐘CK1，CK2，…，CKm，…，CKM，除第一通道外，其他子通道的時(shí)鐘均有相位偏移，對(duì)于任意的第m子通道，Ts為系統(tǒng)采樣周期，其時(shí)鐘的相位偏移量φ為：φ＝(m-1)·Ts，系統(tǒng)采樣率為fs，各子ADC的采樣率均為fs/M，交替對(duì)輸入信號(hào)xin進(jìn)行采樣，然后各子通道按順序通過(guò)Mux模塊復(fù)合輸出。

wdz4-t1.gif

    但是在實(shí)際的ADC工作中，多相時(shí)鐘發(fā)生器在產(chǎn)生各子通道的時(shí)鐘時(shí)會(huì)使時(shí)鐘相位偏移φ，導(dǎo)致采樣時(shí)間誤差的出現(xiàn)。圖2描述了TIADC的采樣時(shí)間誤差。圖中虛線對(duì)應(yīng)理想采樣時(shí)刻，實(shí)線對(duì)應(yīng)實(shí)際采樣時(shí)刻，Δtm(m=1，2，3，…，M)為第m通道的采樣時(shí)間誤差，對(duì)于M通道的TIADC，系統(tǒng)的采樣周期為Ts，該通道的實(shí)際采樣時(shí)刻為tm=nMTs+mTs+Δtm，n為正整數(shù)。

wdz4-t2.gif

2 帶參考注入信號(hào)的校準(zhǔn)方法

    在本算法中，利用積分電路產(chǎn)生一個(gè)斜率k已知的參考注入鋸齒波信號(hào)xref(t)，然后以第一通道的時(shí)鐘作為基準(zhǔn)，校準(zhǔn)其他通道的時(shí)鐘使各通道間的相對(duì)時(shí)間誤差為0。整體校準(zhǔn)環(huán)路圖如圖3所示，整個(gè)校準(zhǔn)系統(tǒng)包含了一個(gè)M通道的TIADC系統(tǒng)和一個(gè)帶參考注入信號(hào)的誤差校準(zhǔn)系統(tǒng)。其中TIADC的各個(gè)子通道的采樣周期為M·Ts，參考注入的鋸齒波信號(hào)的采樣周期為a·Ts，a為大于1的整數(shù)。以CK1為基準(zhǔn)時(shí)鐘，校準(zhǔn)迭代一次的過(guò)程為：多相時(shí)鐘發(fā)生器產(chǎn)生各子通道時(shí)鐘CK1，CK2，…， CKm，…，CKM，除CK1外，其他子通道時(shí)鐘經(jīng)過(guò)可變延遲線進(jìn)入各子ADC，同時(shí)所有子通道的時(shí)鐘依次作為S/H的控制時(shí)鐘對(duì)參考注入信號(hào)進(jìn)行采樣處理，然后通過(guò)運(yùn)算得到相對(duì)時(shí)間誤差{Δt2，…，Δtm，…，ΔtM}，再將這些相對(duì)時(shí)間誤差反饋回可變延遲線進(jìn)行一次誤差補(bǔ)償，多次迭代補(bǔ)償后就能夠校準(zhǔn)時(shí)間誤差。

wdz4-t3.gif

2.1 誤差提取模塊

    第一通道至第M通道實(shí)際的時(shí)鐘為CK1′，CK2′，…，CKm′，…，CKM′。各子通道實(shí)際的時(shí)鐘相位偏移量φ分別為：0，Ts+Δt2，2Ts+Δt3，…，(m-1)·Ts+Δtm，…，(m-1)·Ts+ΔtM。圖4所示為誤差提取模塊的原理框圖，圖中3個(gè)Switch的使能端由Counter的輸出控制，各通道時(shí)鐘依次通過(guò)Switch控制S/H工作， Counter由系統(tǒng)時(shí)鐘控制計(jì)數(shù)。若TIADC有M個(gè)子通道，則計(jì)數(shù)器從1到M循環(huán)計(jì)數(shù)。參考注入的鋸齒波信號(hào)經(jīng)過(guò)各通道時(shí)鐘控制的S/H并延遲對(duì)齊后分別得到y(tǒng)1′，y2′，…，ym′，…，yM′。其中延遲單元的值均為Ts，由于延遲單元誤差的存在造成的毛刺信號(hào)由后面的采保電路消除，該采保電路由系統(tǒng)時(shí)鐘控制。

wdz4-t4.gif

    各子通道的實(shí)際采樣時(shí)鐘分別為：CK1′，CK2′=CK2+Δt2，…，CKm′=CKm+Δtm，…，CKM′=CKM+ΔtM，各子通道的理想采樣時(shí)鐘分別為：CK1，CK2，…，CKm， …，CKM，參考注入的鋸齒波信號(hào)分別經(jīng)過(guò)理想時(shí)鐘CK1，CK2，…，CKm，…，CKM控制的S/H后分別得到y(tǒng)1，y2，…ym，…，yM，

    令：Δy2=y2-y1，…，Δym=ym-y1，…，ΔyM=yM-y1；

    令：Δy2′=y2′-y1，…，Δym′=ym′-y1，…，ΔyM′=yM′-y1；

    以任意第m子通道為例，當(dāng)參考注入的鋸齒波信號(hào)xref(t)的斜率為k時(shí)，很容易得到任意的第m子通道的理想時(shí)鐘采樣值ym：

wdz4-gs1-8.gif

2.2 誤差補(bǔ)償模塊

    通過(guò)誤差提取模塊得到M-1個(gè)子通道ADC的時(shí)間誤差量：{Δt2，…，Δtm，…，ΔtM}后，利用可變延遲線實(shí)現(xiàn)時(shí)間失配的補(bǔ)償?？勺冄舆t線的電路圖如圖5所示，A、B為兩個(gè)反相器組成的延遲電路模塊，NMOS電路為優(yōu)化模塊，可變延遲線的工作原理是通過(guò)由誤差提取模塊提取的Δt控制開(kāi)關(guān)k1，k2，…，km的閉合來(lái)控制輸入到反相器A的電流大小，由于該電流的大小與延遲電路的延遲時(shí)間成反比，因此通過(guò)控制開(kāi)關(guān)k1，k2，…，km的閉合來(lái)控制該電流的大小，就能達(dá)到可控延遲時(shí)間的目的，調(diào)整各個(gè)通道的時(shí)鐘以補(bǔ)償時(shí)間誤差。令0≤V1≤V2≤VDD，V1∩V2之間的電阻阻值依次增大，最初可變延時(shí)線中間某處開(kāi)關(guān)KL(1<L<n)處于閉合狀態(tài)，其余開(kāi)關(guān)處于斷開(kāi)狀態(tài)，當(dāng)Δt>0時(shí)，開(kāi)關(guān)閉合處移至kL-1處，即信號(hào)CKm_in減少一個(gè)單位延時(shí)，單位延時(shí)由時(shí)鐘滿足TIADC的最大抖動(dòng)時(shí)間來(lái)計(jì)算；當(dāng)Δt<0時(shí)，開(kāi)關(guān)閉合處移至kL+1處，即CKm_in信號(hào)增加一個(gè)單位延時(shí)；當(dāng)Δt=0時(shí)，開(kāi)關(guān)不動(dòng)作，即始終只有一處開(kāi)關(guān)處于閉合狀態(tài)。每隔固定時(shí)間判斷一次，最終使校準(zhǔn)后的輸出時(shí)鐘CKm_out逼近理想時(shí)鐘，完成時(shí)間誤差的補(bǔ)償。實(shí)際上，當(dāng)時(shí)間誤差小于單位延遲時(shí)，時(shí)鐘相位會(huì)以單位延遲在相應(yīng)的相位上震蕩，即小于單位延遲的時(shí)間誤差不能完全校準(zhǔn)，但是由于單位延遲足夠小，如此小的時(shí)間誤差對(duì)TIADC性能的影響是可以接受的。

wdz4-t5.gif

3 仿真結(jié)果

    本文以一個(gè)四通道12 bit、輸入頻率fin=194.03 MHz的TIADC為例來(lái)驗(yàn)證校準(zhǔn)算法的有效性。設(shè)置參考注入的鋸齒波信號(hào)的斜率k為1，周期為4Ts。以第1通道的時(shí)鐘為基準(zhǔn)，2、3、4子通道的時(shí)間誤差分別為[-0.006Ts、0.010Ts、0.006Ts]，迭代步長(zhǎng)u=0.000 01Ts。

    圖6所示為TIADC中第2、3、4通道的相對(duì)時(shí)間誤差收斂圖，圖中的橫坐標(biāo)為迭代次數(shù)，縱坐標(biāo)為各子通道相對(duì)于第一通道的相對(duì)時(shí)間誤差，由于是以第一通道為基準(zhǔn)，所以第一通道的相對(duì)時(shí)間誤差為0。由圖6可以看出在系統(tǒng)運(yùn)行第100次迭代后，各子通道的相對(duì)時(shí)間誤差均收斂于0。每次迭代需要200個(gè)時(shí)鐘周期，在多相時(shí)鐘收斂后，2、3、4通道相對(duì)于第1通道沒(méi)有時(shí)間誤差，即收斂后的各子通道間的相對(duì)時(shí)間誤差為0。圖7是含有誤差時(shí)的頻譜圖，由于時(shí)間誤差的存在使得各通道出現(xiàn)了雜散頻譜，對(duì)比經(jīng)過(guò)校準(zhǔn)后的輸出頻譜圖8，未校準(zhǔn)的頻譜圖中的雜散頻譜圖基本被消除，系統(tǒng)參數(shù)得到明顯的改善。圖9為不同歸一化頻率輸入的校準(zhǔn)前后仿真效果對(duì)比圖，可以看出無(wú)論是高頻還是低頻輸入，本算法都能夠有效校準(zhǔn)時(shí)間誤差。

wdz4-t6.gif

wdz4-t7.gif

wdz4-t8.gif

wdz4-t9.gif

4 結(jié)論

    本文設(shè)計(jì)了一種帶參考注入信號(hào)的TIADC采樣時(shí)間誤差校準(zhǔn)算法來(lái)校準(zhǔn)TIADC系統(tǒng)中各子通道存在的相對(duì)采樣時(shí)間誤差。MATLAB仿真結(jié)果表明，該算法能夠有效校準(zhǔn)時(shí)間誤差，相對(duì)于其他校準(zhǔn)算法，該算法硬件消耗低，能夠擴(kuò)展到任意通道數(shù)，并且對(duì)輸入信號(hào)的頻率沒(méi)有限制。此外，該算法結(jié)合了前臺(tái)校準(zhǔn)與后臺(tái)校準(zhǔn)的優(yōu)點(diǎn)，既能夠快速高精度校準(zhǔn)，又保證了系統(tǒng)工作的實(shí)時(shí)連續(xù)性。

參考文獻(xiàn)

[1] 葉凡.多通道時(shí)間交織模數(shù)轉(zhuǎn)換器的校正與集成電路實(shí)現(xiàn)方法研究[D].上海：復(fù)旦大學(xué)，2010.

[2] 尹勇生，潘云勝，陳紅梅.一種時(shí)間交織ADC的時(shí)間失配后臺(tái)校準(zhǔn)算法[J].華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版)，2016(2)：56-60.

[3] 李迦宇.用于TIADC的一種后臺(tái)校準(zhǔn)算法的研究和實(shí)現(xiàn)[D].合肥：合肥工業(yè)大學(xué)，2015.

[4] 劉艷茹，田書(shū)林，王志剛，等.一種基于Farrow濾波器的并行采樣時(shí)間誤差校正[J].電子測(cè)量與儀器學(xué)報(bào)，2010(1)：50-54.

[5] 王亞軍，李明.TIADC通道誤差自適應(yīng)修正方法[J].西安電子科技大學(xué)學(xué)報(bào)，2013(3)：27-35.

[6] JAMAL S M，F(xiàn)U D H，HURST P J，et al.A 10 b 120 M/s time-interlerleaved analog-to-digital converter with digiter background calibration[J].IEEE Journal of Solid-state Circuits，2002，37(12)：1618-1627.

[7] AHM AD F K，NORWAWI N M，DERIS S，et al.A review of feature selection techniques via gene expression profiles[C].Information Technology，2008.ITSim 2008.International Symposium on.IEEE，2008，2：1-7.

[8] Wei Hegong，Zhang Peng,Behzad Razavi.An 8 Bit 4 GS/s 120 mW COMS ADC[J].IEEE Journal of Solid-state Circuits，2014，8(49)：1-4.

[9] 陳紅梅，黃超，鄧紅輝，等.帶參考通道的時(shí)間交叉ADC數(shù)字后臺(tái)校準(zhǔn)方法[J].電子測(cè)量與儀器學(xué)報(bào)，2015(12)：1739-1745.



作者信息:

尹勇生，吳景生，陳紅梅，李  琨

(合肥工業(yè)大學(xué) 微電子設(shè)計(jì)研究所，安徽 合肥230009)

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。