中文引用格式: 余秋實(shí),郭潤(rùn)楠,陳昊,等. 應(yīng)用于收發(fā)鏈路多模塊級(jí)聯(lián)的優(yōu)化設(shè)計(jì)方法[J]. 電子技術(shù)應(yīng)用,2024,50(5):77-83.
英文引用格式: Yu Qiushi,Guo Runnan,Chen Hao,et al. An optimization design scheme applied to multi-modules cascading of transceiver IC[J]. Application of Electronic Technique,2024,50(5):77-83.
引言
隨著電子信息技術(shù)不斷發(fā)展,越來(lái)越多的電子設(shè)備終端采用了相控陣體制。作為相控陣系統(tǒng)中的關(guān)鍵器件,波束賦形芯片通常由包括放大器、移相器、衰減器等子電路模塊組成[1]。傳統(tǒng)設(shè)計(jì)中為了簡(jiǎn)化級(jí)聯(lián)設(shè)計(jì),這些子電路模塊端口通常都被匹配至標(biāo)準(zhǔn)50 Ω負(fù)載。然而由于寄生效應(yīng)的存在使得子電路模塊端口阻抗往往不能完美匹配到50 Ω[2],特別是在一些寬帶應(yīng)用場(chǎng)景中。這種非完美的阻抗匹配會(huì)使得各子電路模塊間產(chǎn)生失配,導(dǎo)致鏈路性能的下降。因此,如何減少模塊間級(jí)聯(lián)失配導(dǎo)致的性能下降成為熱門研究課題。
在傳統(tǒng)收發(fā)組件的設(shè)計(jì)中,為了盡可能減少失配問(wèn)題,針對(duì)單個(gè)子電路模塊提出了多種優(yōu)化方案,包括采用算法優(yōu)化匹配技術(shù)[3]、多頻選擇寬帶匹配技術(shù)[4],以及針對(duì)多態(tài)器件的優(yōu)化單元排序[5]和單元低插損設(shè)計(jì)方法[6]。通過(guò)上述設(shè)計(jì)方法,可以有效降低單個(gè)子電路模塊的端口失配,但是這些設(shè)計(jì)方案僅僅聚焦于單個(gè)子電路模塊。在收發(fā)組件中,由于多個(gè)子電路模塊在級(jí)聯(lián)時(shí)會(huì)產(chǎn)生阻抗?fàn)恳沟媚K之間相互影響。即便經(jīng)過(guò)了上述的單模塊優(yōu)化方案,隨著級(jí)聯(lián)的模塊越來(lái)越多,各模塊端口的失配誤差也會(huì)在鏈路中不斷積累,最終導(dǎo)致鏈路性能進(jìn)一步惡化[7]。因此在收發(fā)鏈路中的多模塊級(jí)聯(lián)設(shè)計(jì)時(shí),需要采用一種全局性的阻抗匹配策略。
本文詳細(xì)內(nèi)容請(qǐng)下載:
http://ihrv.cn/resource/share/2000005992
作者信息:
余秋實(shí),郭潤(rùn)楠,陳昊,莊園,梁云,閆昱君,吳霞,葛逢春,王維波,陶洪琪
(南京電子器件研究所 固態(tài)微波器件與電路全國(guó)重點(diǎn)實(shí)驗(yàn)室,江蘇 南京 210016)