光連接（尤其是硅光子學）預計將成為實現(xiàn)下一代數(shù)據(jù)中心連接的關鍵技術，特別是那些設計的 HPC 應用程序。隨著跟上（并不斷擴展）系統(tǒng)性能所需的帶寬需求不斷增加，僅銅纜信令不足以跟上。為此，多家公司正在開發(fā)硅光子解決方案，其中包括臺積電等晶圓廠供應商，臺積電本周在其 2024 年北美技術研討會上概述了其 3D 光學引擎路線圖，并制定了為全球帶來高達 12.8 Tbps 光學連接的計劃。臺積電制造的處理器。
臺積電的緊湊型通用光子引擎 (COUPE：Compact Universal Photonic Engine) 使用該公司的 SoIC-X 封裝技術將電子集成電路堆疊在光子集成電路 (EIC-on-PIC：electronics integrated circuit on photonic integrated circuit ) 上。該代工廠表示，使用其 SoIC-X 可以實現(xiàn)芯片間接口的最低阻抗，從而實現(xiàn)最高的能源效率。EIC 本身采用 65 納米級工藝技術生產(chǎn)。
TSMC 的第一代 3D 光學引擎（或 COUPE）將集成到運行速度為 1.6 Tbps 的 OSFP 可插拔設備中。這個傳輸速率遠遠領先于當前的銅以太網(wǎng)標準（最高可達 800 Gbps），凸顯了光學互連對于密集網(wǎng)絡計算集群的直接帶寬優(yōu)勢，更不用說預期的節(jié)能效果了。
展望未來，第二代 COUPE 旨在作為與開關共同封裝的光學器件集成到 CoWoS 封裝中，從而將光學互連帶到主板級別。與第一個版本相比，該版本 COUPE 將支持高達 6.40 Tbps 的數(shù)據(jù)傳輸速率，并減少了延遲。
TSMC 的第三代 COUPE（運行在 CoWoS 內插器上的 COUPE）預計將進一步改進，將傳輸速率提高到 12.8 Tbps，同時使光學連接更接近處理器本身。目前，COUPE-on-CoWoS正處于開發(fā)探路階段，臺積電尚未設定目標日期。
最終，與許多業(yè)內同行不同的是，臺積電迄今為止尚未參與硅光子市場，而將這一市場留給了 GlobalFoundries 等公司。但憑借3D光學引擎戰(zhàn)略，該公司將進入這個重要市場，以彌補失去的時間。
臺積電推出基于硅光子學的人工智能芯片封裝平臺
在 2024 年 IEEE 國際固態(tài)電路會議 (ISSCC) 上發(fā)布的一項開創(chuàng)性聲明中，臺積電（臺灣積體電路制造公司）推出了一種基于硅光子的封裝，有望徹底改變高性能計算和 AI 芯片設計。
臺積電的創(chuàng)新方法利用硅光子技術，有望解決互連和電源方面的關鍵挑戰(zhàn)，同時為人工智能加速器和其他先進計算應用的前所未有的性能增強鋪平道路。
傳統(tǒng)上，人工智能加速器對更高性能的需求需要集成更高帶寬內存 (HBM) 和小芯片，從而導致中介層和晶圓基板上芯片配置的復雜性。
這些復雜性通常會導致互連和電源問題，從而限制芯片的可擴展性和效率。然而，臺積電的新封裝技術通過采用硅光子學引入了范式轉變，其中光纖取代了傳統(tǒng)的 I/O 進行數(shù)據(jù)傳輸。
這種創(chuàng)新方法不僅增強了互連性，而且減輕了與傳統(tǒng)中介層設計相關的挑戰(zhàn)。
想象一下，您正在組織一次大型會議，演講者來自不同領域。傳統(tǒng)上，每個揚聲器都有自己的麥克風和一組連接到主音響系統(tǒng)的電纜。
隨著添加更多揚聲器和麥克風，舞臺上的電線變得雜亂，導致混亂和潛在的技術問題。這種設置代表了傳統(tǒng)芯片封裝的挑戰(zhàn)，在傳統(tǒng)芯片封裝中添加更多組件會導致復雜的互連問題。
想象一下，如果您不使用單獨的麥克風和電纜，而是實施依靠紅外光束傳輸音頻信號的尖端無線麥克風系統(tǒng)。每個揚聲器都可以在舞臺上自由移動，無需束縛電纜，音質保持清脆清晰。該無線系統(tǒng)代表了臺積電的新封裝技術，該技術利用硅光子學通過光纖而不是傳統(tǒng)的電氣路徑傳輸數(shù)據(jù)。
此外，將會議舞臺視為一個多層平臺，揚聲器相互堆疊，以在同一空間容納更多演示者。借助無線麥克風系統(tǒng)，您可以輕松堆疊揚聲器，而無需擔心電纜管理問題或信號干擾。同樣，臺積電的封裝技術允許將異構芯片堆疊在一起，從而最大限度地提高空間效率，并將更多組件集成到單個芯片上。
此外，想象一下將電源管理系統(tǒng)直接集成到麥克風支架中，確保每個揚聲器都能獲得一致且可靠的電源，而無需外部電源。這種集成電源管理系統(tǒng)反映了臺積電在其封裝技術中包含集成穩(wěn)壓器的方法，該方法優(yōu)化了堆疊組件的電力傳輸，從而提高了效率和可靠性。
臺積電封裝技術的主要特點之一是能夠在基礎芯片上堆疊異構芯片，從而實現(xiàn)前所未有的集成度和性能水平。
通過利用混合鍵合技術，臺積電最大限度地提高了堆疊芯片的 I/O 功能，進一步增強了連接性和數(shù)據(jù)吞吐量。
此外，這種方法允許將包括芯片和 HBM 在內的各種組件無縫集成到中介層上，該中介層可能是本地硅中介層。
其結果是一個緊湊且高效的封裝解決方案，能夠滿足現(xiàn)代計算架構的需求。
為了解決供電這一關鍵問題，臺積電的封裝平臺集成了一個集成穩(wěn)壓器，確保向堆疊組件提供穩(wěn)定、高效的電力傳輸。
通過將電壓調節(jié)功能直接集成到封裝架構中，臺積電無需外部電壓調節(jié)器，從而降低了復雜性并增強了整體系統(tǒng)的可靠性。
這種創(chuàng)新方法不僅提高了功效，還增強了芯片的可擴展性，從而可以集成日益復雜的計算架構。
也許臺積電封裝技術最引人注目的方面是其通過 3D 封裝實現(xiàn)萬億晶體管 AI 芯片的潛力。
然而，當今最先進的芯片可以容納多達 1000 億個晶體管，臺積電的 3D 封裝技術有望以指數(shù)方式提高這一限制。
通過堆疊多層異構芯片并利用先進的封裝技術，臺積電為人工智能加速器和其他高性能計算應用提供前所未有的計算能力和效率水平。
臺積電推出基于硅光子的封裝平臺是高性能計算和人工智能芯片設計進步的一個重要里程碑。
通過解決互連性、電源和可擴展性方面的關鍵挑戰(zhàn)，臺積電的創(chuàng)新方法有望釋放現(xiàn)代計算架構的全部潛力。
臺積電的封裝技術能夠實現(xiàn)萬億晶體管人工智能芯片并促進各種組件的無縫集成，有望推動半導體行業(yè)的下一波創(chuàng)新浪潮，開創(chuàng)前所未有的性能和效率的新時代。
