《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 嵌入式技術(shù) > 設(shè)計應(yīng)用 > SoC芯片上I3C控制器IP的設(shè)計與驗證
SoC芯片上I3C控制器IP的設(shè)計與驗證
電子技術(shù)應(yīng)用 11期
阮宇鵬1，劉威1，2，3，4
（1.武漢大學 物理科學與技術(shù)學院，湖北 武漢 430072；2.武漢大學 微電子學院，湖北 武漢 430072； 3.湖北珞珈實驗室， 湖北 武漢 430072；4.武漢量子技術(shù)研究院，湖北 武漢 430072）
摘要： 介紹一種可用APB總線配置的I3C控制器IP的設(shè)計與驗證，I3C（Improved Inter Integrated Circuit），即改進的I2C，是一種新型的串行通信模塊，同樣是用于SoC設(shè)計中的外圍IP模塊。與I2C相比，它支持新的通信模式、更高的通信速度（高達12.5 MHz）、動態(tài)地址分配，并帶有內(nèi)置中斷（IBI）。這些特性使得I3C與I2C相比優(yōu)勢明顯，未來大規(guī)模地普及和商用也是大勢所趨。首先介紹I3C協(xié)議的基本原理和優(yōu)勢，然后詳細描述I3C控制器的設(shè)計架構(gòu)和功能模塊，在設(shè)計完成后，對I3C控制器進行了功能驗證并展示其驗證結(jié)果，證明了所提出方法的有效性和可靠性。
中圖分類號：TN40
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.233958
引用格式： 阮宇鵬，劉威. SoC芯片上I3C控制器IP的設(shè)計與驗證[J]. 電子技術(shù)應(yīng)用，2023，49(11)：140-145.
Design and verification of I3C controller IP on SoC chip
Ruan Yupeng1，Liu Wei1，2，3，4
(School of Physics and Technology， Wuhan U(1.School of Physics and Technology， Wuhan University， Wuhan 430072， China；2.School of Microelectronics， Wuhan University， Wuhan 430072， China；3.Hubei Luojia Laboratory， Wuhan 430072， China；4.Wuhan Institute of Quantum Technology， Wuhan 430072， China)niversity， Wuhan 430072， China)
Abstract： This article presents the design and verification of an I3C controller IP that can be configured with an APB bus. I3C, which stands for Improved Inter Integrated Circuit, is a new serial communication module that is used as a peripheral IP module in System-on-Chip (SoC) designs. Compared to I2C, I3C supports new communication modes, higher communication speeds (up to 12.5 MHz), dynamic address allocation, and built-in interrupts (IBI). These features make I3C significantly advantageous over I2C and its large-scale popularity and commercial use is a future trend. This article first introduces the basic principles and advantages of the I3C protocol and then describes the design architecture and functional modules of the I3C controller in detail. After completing the design, the I3C controller was functionally verified, and its verification results were demonstrated, proving the effectiveness and reliability of the proposed method.
Key words : I3C controller；arbitration mechanism；general command code；dynamic address allocation

【引言】

I2C （Inter-Integrated Circuit）接口是一種廣泛應(yīng)用于集成電路領(lǐng)域的串行通信協(xié)議，它可以將多個設(shè)備連接到同一條總線上，特別適用于嵌入式系統(tǒng)和其他需要少量設(shè)備通信的應(yīng)用。然而，隨著行業(yè)的發(fā)展，移動無線和受移動影響的產(chǎn)品中傳感器的數(shù)量激增，這給設(shè)計者帶來了巨大的挑戰(zhàn)，因為沒有一致的物理傳感器接口方法，使得傳感器的接口設(shè)計變得更加復(fù)雜和多樣化，從而影響了系統(tǒng)的性能和可靠性。設(shè)備和平臺設(shè)計人員面臨著來自各種數(shù)字接口的挑戰(zhàn)，包括但不限于I2C、SPI和UART等[1]。例如I2C速率低、功耗大的短板日趨明顯，為了增強I2C的性能，MIPI將I3C (Improved Inter Integrated Circuit)接口標準作為I2C協(xié)議的演進。MIPI聯(lián)盟是一個由ARM、諾基亞、意法半導體和德州儀器等公司于2003年發(fā)起成立的國際組織，旨在為移動應(yīng)用處理器提供一個開放的標準和規(guī)范，以降低設(shè)計復(fù)雜度和成本，提高設(shè)計靈活性和效率，并為此制定了一套完整的接口標準[2-4]。

I3C是一種雙線總線：串行數(shù)據(jù)（SDA）和串行時鐘（SCL），它能夠在某些高數(shù)據(jù)率（HDR）情況下充當時鐘引腳或數(shù)據(jù)引腳。并且I3C總線可以支持不同類型的混合消息，例如：使用最高12.5 MHz的SCL時鐘速度傳輸類似I2C的單數(shù)據(jù)率（SDR）消息和實現(xiàn)更高數(shù)據(jù)率的HDR消息，該規(guī)范還為I3C從設(shè)備之間的點對點通信提供了條件[2]。


文章詳細內(nèi)容下載請點擊：SoC芯片上I3C控制器IP的設(shè)計與驗證AET-電子技術(shù)應(yīng)用-最豐富的電子設(shè)計資源平臺 (chinaaet.com)


【作者信息】

阮宇鵬1，劉威1，2，3，4

（1.武漢大學 物理科學與技術(shù)學院，湖北 武漢 430072；2.武漢大學 微電子學院，湖北 武漢 430072；

3.湖北珞珈實驗室， 湖北 武漢 430072；4.武漢量子技術(shù)研究院，湖北 武漢 430072）




此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。