《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 基于JTAG的高效調(diào)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
基于JTAG的高效調(diào)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
2023年電子技術(shù)應(yīng)用第4期
張梅娟，辛昆鵬，王麗娟，鄧佳偉
（中國電子科技集團(tuán)公司第五十八研究所，江蘇 無錫 214063）
摘要： 為了給自研處理器芯片提供一種高效方便的調(diào)試方法，提出了一種基于JTAG的片內(nèi)調(diào)試系統(tǒng)設(shè)計(jì)方法。該調(diào)試系統(tǒng)在遵循JTAG標(biāo)準(zhǔn)協(xié)議的基礎(chǔ)上，簡(jiǎn)化片內(nèi)調(diào)試硬件模式設(shè)計(jì)，以較少的硬件開銷和精簡(jiǎn)高效的專用調(diào)試指令設(shè)計(jì)，不僅實(shí)現(xiàn)了調(diào)試中斷、指令/數(shù)據(jù)斷點(diǎn)設(shè)置、單步執(zhí)行及寄存器/存儲(chǔ)器數(shù)據(jù)讀寫等基本調(diào)試功能，還支持現(xiàn)場(chǎng)保護(hù)與恢復(fù)、Trace Buffer、指令插入執(zhí)行等高級(jí)調(diào)試功能。經(jīng)實(shí)際芯片測(cè)試證明，該調(diào)試系統(tǒng)具有兼容JTAG協(xié)議、功能全面、靈活高效、結(jié)構(gòu)簡(jiǎn)單、便于操作等特點(diǎn)。
中圖分類號(hào)：TN407
文獻(xiàn)標(biāo)志碼：A
DOI: 10.16157/j.issn.0258-7998.223168
中文引用格式： 張梅娟，辛昆鵬，王麗娟，等. 基于JTAG的高效調(diào)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子技術(shù)應(yīng)用，2023，49(4)：39-43.
英文引用格式： Zhang Meijuan，Xin Kunpeng，Wang Lijuan，et al. Design and implementation of high performance debugging system based on JTAG[J]. Application of Electronic Technique，2023，49(4)：39-43.
Design and implementation of high performance debugging system based on JTAG
Zhang Meijuan，Xin Kunpeng，Wang Lijuan，Deng Jiawei
(The Fifty-Eighth Research Institute of China Electronic Technology Group Corporation， Wuxi 214063， China)
Abstract： A debugging system based on JTAG interface is proposed in this paper to provide an effective and convenient debugging method for domestic processor chip. The debugging system, which is based on JTAG standard, simplifies the design of the on-chip debugging hardware module. With little hardware overhead, simple and high performance design of the debugging instruction, it is used to realize the debugging interrupt, breakpoint and watch point setting，single step running，register or memory read and write, and other base debugging functions, as well as sence protection and recovery, trace buffer, instruction insert execution and other advanced debugging functions. After passed the actual chip testing, the debugging system has compatibility with JTAG protocol, comprehensive functions, high performance, simple structure, convenient for operation and other features.
Key words : debugging system；JTAG protocol；IEEE1149.1；TAP control

0　引言

隨著集成電路技術(shù)的飛速發(fā)展，芯片規(guī)模越來越大，集成度和復(fù)雜度也越來越高，這就對(duì)芯片調(diào)試提出了更高的要求。一個(gè)高效可靠的芯片調(diào)試系統(tǒng)是提升芯片開發(fā)的效率、保證芯片成功率和可靠性的關(guān)鍵手段。

片上調(diào)試(On-Chip Debugging，OCD)是目前應(yīng)用最廣泛的一種芯片調(diào)試技術(shù)，它是一種在芯片內(nèi)部提供相應(yīng)調(diào)試功能模塊的調(diào)試技術(shù)，目前最流行的OCD技術(shù)是JTAG技術(shù)。聯(lián)合測(cè)試行動(dòng)小組(Joint Test Action Group，JTAG)是一種國際標(biāo)準(zhǔn)測(cè)試協(xié)議IEEE1149.1，主要作用是完成芯片內(nèi)部測(cè)試。它具有靈活高效、易于實(shí)現(xiàn)等優(yōu)點(diǎn)，是目前使用最為廣泛的調(diào)試技術(shù)，大規(guī)模應(yīng)用在各種處理器芯片中。

本文通過研究與對(duì)比主流處理器如ARM、INTEL等的調(diào)試系統(tǒng)，綜合學(xué)習(xí)各方先進(jìn)設(shè)計(jì)理念如trace跟蹤、現(xiàn)場(chǎng)保護(hù)與恢復(fù)、指令插入執(zhí)行等功能，又針對(duì)如ARM調(diào)試系統(tǒng)結(jié)構(gòu)過于復(fù)雜等問題進(jìn)行簡(jiǎn)化與改進(jìn)，基于自研處理器提出并設(shè)計(jì)實(shí)現(xiàn)了一種基于JTAG接口的調(diào)試系統(tǒng)。該調(diào)試系統(tǒng)的接口設(shè)計(jì)復(fù)用遵循IEEE1149.1協(xié)議的標(biāo)準(zhǔn)JTAG接口設(shè)計(jì),無需額外設(shè)計(jì)且穩(wěn)定性高，同時(shí)也可以快速適配市場(chǎng)上的各種開源調(diào)試軟件，節(jié)約調(diào)試軟件工具開發(fā)時(shí)間。簡(jiǎn)化片內(nèi)調(diào)試硬件模塊設(shè)計(jì)，采用內(nèi)部邏輯電路互連實(shí)現(xiàn)調(diào)試系統(tǒng)與CPU的數(shù)據(jù)交互,同時(shí)只設(shè)計(jì)3條專用調(diào)試指令即實(shí)現(xiàn)調(diào)試系統(tǒng)的寄存器讀寫和指令執(zhí)行功能，詳情可參見1.3節(jié)，指令設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單、靈活高效、便于操作。此外，該調(diào)試系統(tǒng)功能強(qiáng)大，除了實(shí)現(xiàn)調(diào)試中斷、斷點(diǎn)設(shè)置、單步調(diào)試、寄存器和存儲(chǔ)器讀寫等基本調(diào)試功能外，還具有調(diào)試現(xiàn)場(chǎng)保護(hù)與恢復(fù)、Trace Buffer、指令插入執(zhí)行等高級(jí)調(diào)試功能。




本文詳細(xì)內(nèi)容請(qǐng)下載：http://ihrv.cn/resource/share/2000005280




作者信息：

張梅娟，辛昆鵬，王麗娟，鄧佳偉

（中國電子科技集團(tuán)公司第五十八研究所，江蘇 無錫 214063）



微信圖片_20210517164139.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。