《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 業(yè)界動態(tài) > Intel公布目標(biāo):2030年實現(xiàn)單芯片集成1萬億個晶體管

Intel公布目標(biāo):2030年實現(xiàn)單芯片集成1萬億個晶體管

2022-12-06
來源:21ic
關(guān)鍵詞: Intel 芯片 晶體管

IEDM 2022 IEEE國際電子器件會議上,Intel公布了多項新的技術(shù)突破,將繼續(xù)貫徹已經(jīng)誕生75年的摩爾定律,目標(biāo)是在2030年做到單芯片集成1萬億個晶體管,是目前的10倍。

摩爾定律原型

從應(yīng)變硅、高K金屬柵極、FinFET立體晶體管,到未來的RibbonFET GAA環(huán)繞柵極晶體管、PowerVia后置供電,再到2.5D EMIB+3D Foveros、Foveros Direct/Omni封裝技術(shù),Intel一直在從各項技術(shù)上推動摩爾定律。

IEDM 2022會議上,Intel披露了三個方面的技術(shù)突破

1、下一代3D封裝準(zhǔn)單芯片

基于混合鍵合(hybrid bonding),將集成密度和性能再提升10倍。

同時,間距縮小到3微米,使得多芯片互連密度和帶寬媲美如今的單芯片SoC。

2、超薄2D材料在單芯片內(nèi)集成更多晶體管

使用厚度僅僅3個原子的2D通道材料,Intel展示了GAA堆棧納米片,在雙柵極結(jié)構(gòu)上,在室溫環(huán)境、低漏電率下,達(dá)成了非常理想的晶體管開關(guān)速度。

第一次深入揭示了2D材料的電接觸拓?fù)洌蓪崿F(xiàn)更高性能、更有彈性的晶體管通道。

3、高性能計算能效、內(nèi)存新突破

Intel研發(fā)了可垂直堆疊在晶體管之上的全新內(nèi)存,并首次展示了全新的堆疊鐵電電容,性能媲美傳統(tǒng)鐵電溝道電容,可用于在邏輯芯片上打造FeRAM。

Intel正在打造300毫米直徑的硅上氮化鎵晶圓,比標(biāo)準(zhǔn)的氮化鎵提升20倍。

Intel在超高能效方面也取得了新的突破,尤其是晶體管在斷電后也能保存數(shù)據(jù),三道障礙已經(jīng)突破兩道,很快就能達(dá)成在室溫下可靠運行。



更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。