文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.222693
中文引用格式: 錢勁宇,強小燕,屈凌翔. 一種片上嵌入式Flash測試接口的設(shè)計[J].電子技術(shù)應(yīng)用,2022,48(10):31-35.
英文引用格式: Qian Jinyu,Qiang Xiaoyan,Qu Linxiang. Design of an on-chip Flash memory test interface[J]. Application of Electronic Technique,2022,48(10):31-35.
0 引言
隨著信息技術(shù)的飛速發(fā)展,用戶對數(shù)據(jù)存儲系統(tǒng)的容量、功耗、速度等要求也越來越嚴(yán)格[1-2]。Flash存儲器相對傳統(tǒng)的存儲器件RAM而言,具有集成度高、體積小、成本低等優(yōu)點[3-4],因而隨著集成電路的規(guī)模越來越大,F(xiàn)lash存儲器飛速發(fā)展,逐漸成為系統(tǒng)芯片主流的容量存儲媒體[5]。
目前Flash存儲器在完成設(shè)計后,通常將串行標(biāo)準(zhǔn)接口作為測試接口進(jìn)行擦寫測試,而串行時鐘頻率比較低,傳輸數(shù)據(jù)慢,測試效率低。另一方面,F(xiàn)lash存儲器的測試往往存在著擦除、編程數(shù)據(jù)比較慢的問題,這對存在多塊Flash的芯片產(chǎn)生了巨大的測試量,需要進(jìn)行大量重復(fù)的測試,導(dǎo)致需要的測試時間較長[6-7],因此,如何提高測試效率,簡化測試流程,在Flash測試中顯得尤為重要。
本文對片上Flash存儲器增加了測試接口,設(shè)計了片外測試通道,實現(xiàn)了片上嵌入式Flash的可測試性。為了提高測試速度,降低測試成本,一方面,設(shè)計了基于1/2/4/8線多線傳輸?shù)腟PI測試接口,在兼容串行傳輸數(shù)據(jù)的同時支持并行傳輸數(shù)據(jù),另一方面,在確保穩(wěn)定性的情況下,實現(xiàn)了靈活選定1/2/3塊Flash存儲器并行擦寫測試的設(shè)計。
本文詳細(xì)內(nèi)容請下載:http://ihrv.cn/resource/share/2000004953。
作者信息:
錢勁宇,強小燕,屈凌翔
(中國電子科技集團公司第五十八研究所,江蘇 無錫214072)