《電子技術(shù)應用》
您所在的位置:首頁 > 可編程邏輯 > 其他 > 教學:邏輯綜合工具的工作流程

教學:邏輯綜合工具的工作流程

2022-08-24
來源:Semi Connect
關(guān)鍵詞: 邏輯電路 VHDL 可編程邏輯

  邏輯綜合工具(Logic Synthesizer)是將數(shù)字電路的寄存器傳輸級(RTL)描述經(jīng)過布爾函數(shù)簡化和邏輯優(yōu)化等步驟自動轉(zhuǎn)換到邏輯門級網(wǎng)表的工具。邏輯綜合工具的工作流程如圖5-111所示。

 14b209fe-2360-11ed-ba43-dac502259ad0.png

  邏輯綜合工具的輸入有以下3方面。

 ?。?)Verilog或VHDL硬件描述語言所描述的寄存器傳輸級電路。

  (2)時序、面積或功耗等目標約束(Constraints)。

  (3)集成電路邏輯組件工藝庫(Libraries)。此工藝庫通常包含與、或、異或、與非、寄存器等邏輯門。

  邏輯綜合工具將寄存器傳輸級電路描述根據(jù)所設定的各類目標約束進行如下編譯、綜合及優(yōu)化。

 ?。?)從Verilog或VHDL硬件描述語言編譯至與工藝組件無關(guān)的初始電路。

 ?。?)執(zhí)行算法邏輯(加、減、乘、除及復雜的組合運算)優(yōu)化。例如,乘法器有多種實現(xiàn)方式, 相應地會產(chǎn)生多種時序、功耗及面積,如何根據(jù)目標設定選出最合適的結(jié)構(gòu)將對最后的綜合結(jié)果有重大影響。

 ?。?)與工藝無關(guān)的時序邏輯及組合邏輯優(yōu)化。時序邏輯優(yōu)化主要對有限狀態(tài)機(Finite State Machine)及寄存器進行優(yōu)化,組合邏輯優(yōu)化主要對布爾函數(shù)進行優(yōu)化。

 ?。?)將優(yōu)化完的時序及組合邏輯轉(zhuǎn)換成邏輯門級的電路網(wǎng)表。此時因各個邏輯門有準確的時序、功耗及面積數(shù)據(jù),即可執(zhí)行與工藝有關(guān)的最后優(yōu)化。

  完成上述過程后,邏輯綜合工具即生成經(jīng)過優(yōu)化的邏輯門級電路網(wǎng)表,輸出的門級電路網(wǎng)表的邏輯功能必須與原有寄存器傳輸級電路功能保持一致。

  隨著集成電路規(guī)模的不斷增大和制造工藝尺寸的不斷減小,為了更準確地評估芯片的時序和面積,邏輯綜合工具需預先考慮后段布局布線效應以實現(xiàn)前后段設計的一致性。同時,為了提高邏輯綜合工具運行效率,邏輯綜合工具必須采用層次化及并行技術(shù)實現(xiàn)。



 更多信息可以來這里獲取==>>電子技術(shù)應用-AET<< 

mmexport1621241704608.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。