《電子技術應用》
您所在的位置:首頁 > 顯示光電 > 業(yè)界動態(tài) > 華為、中芯國際趕緊來學,臺積電的3D封裝太牛,7nm比5nm還強

華為、中芯國際趕緊來學,臺積電的3D封裝太牛,7nm比5nm還強

2022-03-07
來源:互聯(lián)網亂侃秀

在很多網友的心目中,要提升芯片性能,就要推動芯片工藝的進步,比如從7nm到5nm,再到3nm,再到2nm。

而過去的這些年,芯片廠商、晶圓廠商都是這么教育市場、教育消費者的,手機芯片、電腦從10nmn進步到7nm,再進步到5nm,再接著進入3nm……

1.jpg

事實上,當芯片進入到3nm后,要再提升工藝到2nm,甚至到埃米級(1埃米=0.1nm)是非常困難的,因為成本太高了,所以各大芯片廠商們,也一直在探索不靠提升芯片工藝,來提升芯片性能。

前幾天臺積電、ARM、英特爾等10大芯片廠商成立的Chiplet聯(lián)盟,其實也是這個目的,通過封裝各和種不同工藝,不同廠商的小芯片粒,達到工藝不變,性能提升的目的。

2.jpg

而在Chiplet聯(lián)盟成立之外,臺積電也辦了另外一件事,那就是利用先進的3D封裝技術,讓7nm的芯片,比5nm還要強。

3月3日,英國的AI芯片公司Graphcore發(fā)布了一款IPU產品Bow,采用的就是臺積電7納米的3D封裝技術,也是全球首顆3D封裝的芯片。

這顆芯片的性能較上代提升了40%、功耗提升了16%,而單個封裝中的晶體管數量超過了600億晶體管。

按照業(yè)內人士的說法,如果這顆芯片采用5nm工藝,未必比現在強,也就是說在采用了3D封裝技術后,7nm其實比5nm更強了。

3.jpg

3D封裝技術究竟是什么技術?我們知道以前的芯片封裝時,都是單個Die(硅片)進行封裝,要想芯片性能好, 要么Die(硅片)的面積更大,要么工藝再提升。

而3D封裝技術不一樣,采用的是幾塊Die(硅片)垂直疊加在一起,搞幾層一起封裝成一顆芯片,這樣減少了面積,減輕了重量,還提升了性能,因為單位面積內,Die的面積呈幾倍增加,自然晶體管的數量也是成倍增加了。

事實上,這也有一點像之前網上曝光的所謂的華為雙芯片疊加技術,用兩塊14nm的芯片疊加起來,實現7nm芯片的性能。

4.jpg

但這個更徹底一點,不是兩顆芯片疊加,而是兩塊沒封裝的Die疊加,實現更強的性能,這遠比封裝成芯片后再疊加,強大的多,成本更低,性能更好,功耗也可控得多。

而這顆芯片的誕生,也證明了芯片性能的提升并不一定要提升工藝,也可以升級封裝技術,向先進封裝轉移。

這無疑也是當前眾多芯片廠商需要考慮和選擇的另外一個方面了,特別是國內芯片工藝無法進步時,這種封裝技術,更加重要。




最后文章空三行圖片.jpg


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。