《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 業(yè)界動態(tài) > 歐洲自研處理器第一階段完成:雙架構(gòu)、29個RISC-V核心

歐洲自研處理器第一階段完成:雙架構(gòu)、29個RISC-V核心

2021-12-26
來源:芯智訊
關(guān)鍵詞: 處理器 雙架構(gòu) RISC-V

12月24日消息,在高性能計算領(lǐng)域,中美都在沖擊百億億次超級計算,歐洲也不甘落后,發(fā)起了自己的EPI(European Processor Initiative)自研處理器項目,集合了10個國家的28個合作伙伴,涵蓋科研機(jī)構(gòu)、超算中心、行業(yè)巨頭、創(chuàng)新企業(yè)等。

現(xiàn)在,EPI項目的第一階段(2018-2021)已經(jīng)順利完成,而按照規(guī)劃會一直持續(xù)到2033年。

EPI項目第一階段包括通用處理器(GPP)、加速器(EPAC)、汽車三個方向,其中第一代通用處理器代號“Rhea”(希臘神話第二代天后瑞亞、大地女神蓋亞與天空之神烏拉諾斯之女)。

2.jpg

對于這顆處理器的技術(shù)細(xì)節(jié),官方披露并不多,目前只知道是ARM、RISC-V雙重混合架構(gòu),前者基于ARM Neoverse V1架構(gòu),支持高效、可擴(kuò)展、可定制的高性能計算應(yīng)用,后者則有29個核心。

內(nèi)存支持高帶寬的HBM2E,安全方面有獨立開發(fā)的安全管理系統(tǒng)(SMS)、Crypto Tile加密模塊、相關(guān)算法。

d373-83a8f760a798f12b32d53f6a0b865bdd.jpg

根據(jù)此前曝料,Rhea處理器采用臺積電7nm工藝,支持6-8通道DDR5、4路HBM2E,其中DDR5支持來自ARM架構(gòu),HBM2E支持來自RISC-V架構(gòu)。

EPAC加速器也是RISC-V架構(gòu)的,用來輔助通用處理器。

歐洲計劃在2023年發(fā)布基于Rhea處理器的歐洲第一臺百億億次超級計算機(jī)。




最后文章空三行圖片.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。