針對半導體先進封裝中異質整合的發(fā)展，國內(nèi)兩大半導體龍頭臺積電與日月光紛紛表示，延續(xù)摩爾定律的方式，除了制程線寬的微縮之外，先進封裝異質整合也是未來重要的發(fā)展趨勢。其中，臺積電卓越科技院士暨研發(fā)副總余振華指出，臺積電先進封裝異質整合面臨解決方案成本控制、精準制程控制兩大挑戰(zhàn)，盼與產(chǎn)業(yè)鏈共同努力。至于，日月光集團研發(fā)中心副總經(jīng)理洪志斌則是指出，異質整合的多樣性可從晶圓端、也可從封裝端發(fā)展，甚至結合已熟知的系統(tǒng)解決方案技術，使整個半導體供應鏈都有發(fā)揮空間。

臺積電與日月光兩大半導體龍頭30日國際半導體產(chǎn)業(yè)協(xié)會（SEMI）所舉辦線上領袖對談中，臺積電余振華指出，異質整合技術在臺積電從倡議到開發(fā)，發(fā)展、到后來商業(yè)化已經(jīng)成為當前的新顯學，為半導體提供了更多價值，這結果不論前段或后段產(chǎn)業(yè)都樂見這樣的發(fā)展。而臺積電的3D Fabric平臺已建立，且率先進入量產(chǎn)階段，從異質整合系統(tǒng)整合到現(xiàn)在的系統(tǒng)微縮，類似SoC的微縮，講究效能耗能與尺寸微縮，系統(tǒng)微縮新階段則是追求更高系統(tǒng)效能、更低耗能，以及更緊密尺寸變成體積上的精進。

至于，針對異質整合產(chǎn)業(yè)來說是很大的新領域，就臺積電的切入方式，其中當然面臨挑戰(zhàn)。而挑戰(zhàn)主要在兩個部分，一是解決方案成本控制、再來就是精準制程控制。其從成本控制來看，臺積電前段先進制程早就進入納米級，而先進封裝是個位數(shù)微米等級，若以臺積電前段制程或傳統(tǒng)封裝設備制程切入，異質整合須跟上前段納米級的腳步。目前這方面則以加強芯片間連結密度、封裝尺寸大小兩大領域為主。其在加強連芯片的結密度方面，主要是bonding density，讓bonding pitch可以微縮七成，同時面積可增加二倍為目標。至于，封裝尺寸方面，主要是以SoIC與和2.5D先進封裝，包括InFO和CoWoS等技術的整合為主。

而日月光洪志斌指出，國際半導體技術發(fā)展路線圖（ITRS）在2016年提出新方向、重新定義至異質整合路線圖（HIR），在此大趨勢提供往下發(fā)展的新技術主流，當中很重要的是涵蓋每個供應鏈、甚至市在半導體產(chǎn)業(yè)鏈的個個環(huán)節(jié)上。而HIR近期將要推出2021年新版本，后續(xù)值得關注。這對日月光來說，從最傳統(tǒng)的釘架型、球陣列、覆晶封裝，到最近熱門的扇出型封裝、2.5D整合、甚至3DIC解決方案等，就是希望藉解決方案使得設計、測試、封裝到再測試，整體均能在日月光一站內(nèi)完成。

洪志斌還強調，日月光所做的不同型態(tài)系統(tǒng)級封裝，面對的挑戰(zhàn)相當多元。就完整系統(tǒng)來看，除了硅晶圓之外，還得配上第三代半導體的砷化鎵、氮化鎵等化合物元件整合，加上不同應用對被動元件的不同需求，使被動元件的整合亦愈趨多樣化。如此，不同元件的整合將使系統(tǒng)級封裝擔負龐大任務，例如在平面的XY尺寸、甚至立體的Z尺寸上要繼續(xù)微縮15%~30%，這種挑戰(zhàn)僅靠封裝制程或結構去做很困難，這就必須靠晶圓、組件技術做來才能做得更薄、更緊密配合關鍵材料，才能走機會做得更小，因此需要整個供應鏈合作才能實現(xiàn)。