歐洲處理器計劃 （EPI） 已成功對其基于 RISC-V 的歐洲處理器加速器 （EPAC） 進行了首次測試，并將其吹捧為向本土超級計算硬件邁出的第一步。

　　EPI于 2018 年推出，旨在降低歐洲超級計算行業(yè)對外國科技公司的依賴。其核心是采用免費和開源的 RISC-V 指令集架構，用于在歐洲境內開發(fā)和生產高性能芯片。

　　該項目的最新里程碑是交付了 143 個 EPAC 芯片樣本，加速器專為高性能計算應用程序設計，并圍繞免費和開源 RISC-V 指令集架構構建。

　　這個旨在證明處理器設計的 22 納米測試芯片在 GlobalFoundries 制造，這家半導體制造商于 2009 年從 AMD 分拆出來——最新消息顯示，這顆芯片已經通過了初步測試，運行了一個“Hello,World”的程序。

　　這是一個快速的轉變。EPAC 設計于 3 月在 FPGA 上得到驗證，該項目于 6 月宣布測試芯片的硅片流片——達到 26.97mm 2面積，具有 1400 萬個可放置實例，相當于 9300 萬個門，包括 991 個存儲器實例。

　　雖然實現(xiàn)了完整 EPAC 設計功能子集的 FPGA 變體被展示為啟動 Linux 操作系統(tǒng)，但物理測試芯片迄今為止僅用基本的裸機工作負載進行了測試——還有很多工作要做。

　　EPI 已作為歐盟歐洲高性能計算聯(lián)合計劃 EuroHPC 的一部分獲得資金，英國不是該計劃的成員。其成員名冊是遍布 10 個國家的歐洲科技公司和學術機構的名人錄，包括法國的 Atos、意法半導體的意大利分支機構、德國的英飛凌和弗勞恩霍夫-Gesellschaft （FhG）、寶馬集團、巴塞羅那超級計算中心 （BSC）、 ETH Zürich、Instituto Superior Técnico、薩格勒布大學和希臘研究與技術基金會 （FORTH）。

　　EPAC 1.0 芯片是一項不可否認的團隊努力：它包括由 SemiDynamics 設計的“微瓦”矢量處理內核、巴塞羅那超級計算中心和薩格勒布大學的專用矢量處理單元、由 Chalmers 設計的“家庭節(jié)點”，來自 FORTH 的L2緩存、來自 Fraunhofer、ITWM 和 ETH Zürich 的 Stencil 和 Tensor Accelerator （STX），以及由 CEA LIST 創(chuàng)建的旨在加速深度學習工作負載的精度可變處理器，所有這些都與片上網絡捆綁在一起和EXTOLL創(chuàng)造的高速串行系統(tǒng)。

　　這個處理器只是 EPI 正在研發(fā)的三個技術流之一。第二個是通用處理器（GPP），它將采用加速器作為中央處理單元內核和嵌入式FPGA（eFPGA）作為旁邊的節(jié)點。第三個是汽車流，在 GPP 流中開發(fā)的技術將從數(shù)據(jù)中心中取出并放入車輛中以加速自動駕駛系統(tǒng) （ADS） 工作負載。

　　在尋求降低對外國技術的依賴方面，歐盟絕非孤軍奮戰(zhàn)。今年早些時候，俄羅斯公布了一項以 RISC-V 部件為中心的國家數(shù)字化計劃，該計劃基于國現(xiàn)有的自制 Elbrus 芯片之上；與此同時，中國正在努力開發(fā)高性能 RISC-V 芯片系列。印度自給自足的“Atmanirbhar Bharat”計劃也擴展到處理器，RISC-V 設計范圍從可擴展部件到類似 EPI 的超級計算機芯片。

　　EPI 項目已確認其正在努力驗證芯片上的其他 IP 模塊，其目標是在其當前的 FCBGA 封裝測試芯片版本中實現(xiàn) 1GHz 工作頻率，并進一步推進 EPAC 設計的開發(fā)和優(yōu)化。它沒有及時回應有關其路線圖狀態(tài)的查詢以供發(fā)布。

　　“開源芯片是 EPI 等的絕佳推動者，”RISC-V 國際和 FOSSi 基金會的主管 Stefan Wallentowitz 告訴The Register?！袄瞄_源組件來構建現(xiàn)代和未來的高性能計算平臺展示了開源芯片的潛力，并有助于圍繞它建立社區(qū)。我們希望看到這種努力演變成更多的合作和開放。”

　　假設該項目仍在按計劃進行，第一個混合了 RISC-V 和 Arm 內核的 EPI 通用處理器將于明年亮相。