歐洲處理器計(jì)劃 （EPI） 已成功對(duì)其基于 RISC-V 的歐洲處理器加速器 （EPAC） 進(jìn)行了首次測(cè)試，并將其吹捧為向本土超級(jí)計(jì)算硬件邁出的第一步。

　　EPI于 2018 年推出，旨在降低歐洲超級(jí)計(jì)算行業(yè)對(duì)外國(guó)科技公司的依賴。其核心是采用免費(fèi)和開源的 RISC-V 指令集架構(gòu)，用于在歐洲境內(nèi)開發(fā)和生產(chǎn)高性能芯片。

　　該項(xiàng)目的最新里程碑是交付了 143 個(gè) EPAC 芯片樣本，加速器專為高性能計(jì)算應(yīng)用程序設(shè)計(jì)，并圍繞免費(fèi)和開源 RISC-V 指令集架構(gòu)構(gòu)建。

　　這個(gè)旨在證明處理器設(shè)計(jì)的 22 納米測(cè)試芯片在 GlobalFoundries 制造，這家半導(dǎo)體制造商于 2009 年從 AMD 分拆出來——最新消息顯示，這顆芯片已經(jīng)通過了初步測(cè)試，運(yùn)行了一個(gè)“Hello,World”的程序。

　　這是一個(gè)快速的轉(zhuǎn)變。EPAC 設(shè)計(jì)于 3 月在 FPGA 上得到驗(yàn)證，該項(xiàng)目于 6 月宣布測(cè)試芯片的硅片流片——達(dá)到 26.97mm 2面積，具有 1400 萬個(gè)可放置實(shí)例，相當(dāng)于 9300 萬個(gè)門，包括 991 個(gè)存儲(chǔ)器實(shí)例。

　　雖然實(shí)現(xiàn)了完整 EPAC 設(shè)計(jì)功能子集的 FPGA 變體被展示為啟動(dòng) Linux 操作系統(tǒng)，但物理測(cè)試芯片迄今為止僅用基本的裸機(jī)工作負(fù)載進(jìn)行了測(cè)試——還有很多工作要做。

　　EPI 已作為歐盟歐洲高性能計(jì)算聯(lián)合計(jì)劃 EuroHPC 的一部分獲得資金，英國(guó)不是該計(jì)劃的成員。其成員名冊(cè)是遍布 10 個(gè)國(guó)家的歐洲科技公司和學(xué)術(shù)機(jī)構(gòu)的名人錄，包括法國(guó)的 Atos、意法半導(dǎo)體的意大利分支機(jī)構(gòu)、德國(guó)的英飛凌和弗勞恩霍夫-Gesellschaft （FhG）、寶馬集團(tuán)、巴塞羅那超級(jí)計(jì)算中心 （BSC）、 ETH Zürich、Instituto Superior Técnico、薩格勒布大學(xué)和希臘研究與技術(shù)基金會(huì) （FORTH）。

　　EPAC 1.0 芯片是一項(xiàng)不可否認(rèn)的團(tuán)隊(duì)努力：它包括由 SemiDynamics 設(shè)計(jì)的“微瓦”矢量處理內(nèi)核、巴塞羅那超級(jí)計(jì)算中心和薩格勒布大學(xué)的專用矢量處理單元、由 Chalmers 設(shè)計(jì)的“家庭節(jié)點(diǎn)”，來自 FORTH 的L2緩存、來自 Fraunhofer、ITWM 和 ETH Zürich 的 Stencil 和 Tensor Accelerator （STX），以及由 CEA LIST 創(chuàng)建的旨在加速深度學(xué)習(xí)工作負(fù)載的精度可變處理器，所有這些都與片上網(wǎng)絡(luò)捆綁在一起和EXTOLL創(chuàng)造的高速串行系統(tǒng)。

　　這個(gè)處理器只是 EPI 正在研發(fā)的三個(gè)技術(shù)流之一。第二個(gè)是通用處理器（GPP），它將采用加速器作為中央處理單元內(nèi)核和嵌入式FPGA（eFPGA）作為旁邊的節(jié)點(diǎn)。第三個(gè)是汽車流，在 GPP 流中開發(fā)的技術(shù)將從數(shù)據(jù)中心中取出并放入車輛中以加速自動(dòng)駕駛系統(tǒng) （ADS） 工作負(fù)載。

　　在尋求降低對(duì)外國(guó)技術(shù)的依賴方面，歐盟絕非孤軍奮戰(zhàn)。今年早些時(shí)候，俄羅斯公布了一項(xiàng)以 RISC-V 部件為中心的國(guó)家數(shù)字化計(jì)劃，該計(jì)劃基于國(guó)現(xiàn)有的自制 Elbrus 芯片之上；與此同時(shí)，中國(guó)正在努力開發(fā)高性能 RISC-V 芯片系列。印度自給自足的“Atmanirbhar Bharat”計(jì)劃也擴(kuò)展到處理器，RISC-V 設(shè)計(jì)范圍從可擴(kuò)展部件到類似 EPI 的超級(jí)計(jì)算機(jī)芯片。

　　EPI 項(xiàng)目已確認(rèn)其正在努力驗(yàn)證芯片上的其他 IP 模塊，其目標(biāo)是在其當(dāng)前的 FCBGA 封裝測(cè)試芯片版本中實(shí)現(xiàn) 1GHz 工作頻率，并進(jìn)一步推進(jìn) EPAC 設(shè)計(jì)的開發(fā)和優(yōu)化。它沒有及時(shí)回應(yīng)有關(guān)其路線圖狀態(tài)的查詢以供發(fā)布。

　　“開源芯片是 EPI 等的絕佳推動(dòng)者，”RISC-V 國(guó)際和 FOSSi 基金會(huì)的主管 Stefan Wallentowitz 告訴The Register?！袄瞄_源組件來構(gòu)建現(xiàn)代和未來的高性能計(jì)算平臺(tái)展示了開源芯片的潛力，并有助于圍繞它建立社區(qū)。我們希望看到這種努力演變成更多的合作和開放?！?/p>

　　假設(shè)該項(xiàng)目仍在按計(jì)劃進(jìn)行，第一個(gè)混合了 RISC-V 和 Arm 內(nèi)核的 EPI 通用處理器將于明年亮相。