一顆芯片的誕生,要經(jīng)歷一段精雕細(xì)琢的漫長(zhǎng)過(guò)程。在過(guò)去的幾十年里,芯片的工藝、規(guī)模跟隨著摩爾定律逐級(jí)躍遷,其內(nèi)部的復(fù)雜度、集成度也呈指數(shù)級(jí)增長(zhǎng)。如今,芯片內(nèi)部集成的晶體管數(shù)量動(dòng)輒數(shù)以億計(jì),而微型化、輕量化的趨勢(shì)也讓芯片的設(shè)計(jì)難度大幅度增加。
摩爾定律逐漸達(dá)到物理極限,先進(jìn)工藝帶來(lái)的性能提升空間也隨之坍縮,迫使業(yè)界將目光轉(zhuǎn)向芯片的設(shè)計(jì)階段。芯片內(nèi)部結(jié)構(gòu)的設(shè)計(jì)對(duì)其能否流片成功起到?jīng)Q定性作用,而作為芯片設(shè)計(jì)最上游的產(chǎn)業(yè),EDA工具逐漸成為集成電路持續(xù)發(fā)展的重要支撐。
借助EDA工具,芯片設(shè)計(jì)公司通過(guò)搭建高精度仿真模型,不斷發(fā)現(xiàn)和排除先進(jìn)工藝在制造過(guò)程中可能產(chǎn)生的問(wèn)題,求得芯片綜合性能、功耗、面積、成本等各方面最優(yōu)解的解決方案。然而,隨著應(yīng)用需求逐漸細(xì)化、工藝迭代紅利逐漸減少,EDA發(fā)展的步伐越來(lái)越跟不上芯片設(shè)計(jì)規(guī)模和需求的快速增長(zhǎng)。在芯華章科技產(chǎn)品與業(yè)務(wù)規(guī)劃總監(jiān)楊曄看來(lái),未來(lái)十年,集成電路的發(fā)展對(duì)EDA提出了更高的要求,為了進(jìn)一步提升設(shè)計(jì)和驗(yàn)證效率、降低技術(shù)門(mén)檻、縮短項(xiàng)目周期,EDA工具和方法學(xué)亟需創(chuàng)新和突破。
圖:芯華章科技產(chǎn)品與業(yè)務(wù)規(guī)劃總監(jiān)楊曄
后摩爾時(shí)代,EDA發(fā)展困局
集成電路發(fā)展初期,芯片設(shè)計(jì)還是手工繪制版圖。隨著計(jì)算機(jī)商業(yè)化加速,芯片集成度也在不斷提升,人工布線已經(jīng)無(wú)法滿足芯片設(shè)計(jì)需求。脫胎于CAD、CAE的概念,EDA逐漸開(kāi)始商業(yè)化,進(jìn)入發(fā)展的黃金時(shí)期。
隨著芯片設(shè)計(jì)方法學(xué)逐漸演進(jìn)和革新,芯片工藝進(jìn)入到納米級(jí)別,規(guī)模和復(fù)雜度成倍增長(zhǎng)。楊曄認(rèn)為,EDA 1．0正陷入后摩爾時(shí)代困局,面臨著新的挑戰(zhàn)。從市場(chǎng)應(yīng)用來(lái)看,日益細(xì)分的應(yīng)用場(chǎng)景給芯片設(shè)計(jì)造成了巨大的困難,EDA 1．0的設(shè)計(jì)周期和驗(yàn)證方法已經(jīng)無(wú)法支撐起下游市場(chǎng)的更迭速度。其次,復(fù)雜集成電路驗(yàn)證過(guò)程消耗的時(shí)間成本也隨之增加。據(jù)業(yè)界統(tǒng)計(jì),芯片制造過(guò)程中70%的時(shí)間成本都會(huì)消耗在驗(yàn)證上。充分的驗(yàn)證是芯片成功流片的前提,但依賴于工程師經(jīng)驗(yàn)的驗(yàn)證無(wú)論在覆蓋率還是容錯(cuò)率上都無(wú)法得到保障。
圖源:芯華章
另一方面,先進(jìn)工藝開(kāi)發(fā)投入的IP成本逐漸增加,IP模塊的復(fù)用價(jià)值被削弱。語(yǔ)言、接口和數(shù)據(jù)標(biāo)準(zhǔn)化和開(kāi)放性不足,導(dǎo)致EDA工具嚴(yán)重碎片化,影響EDA流程的自動(dòng)化、智能化發(fā)展。此外,楊曄還指出,EDA的開(kāi)發(fā)與應(yīng)用都需要強(qiáng)大的數(shù)學(xué)理論支撐,行業(yè)壁壘高,芯片設(shè)計(jì)人才稀缺,這也致使國(guó)產(chǎn)EDA發(fā)展緩慢甚至停滯不前。
打通芯片設(shè)計(jì)驗(yàn)證“任督二脈”
他山之石,可以攻玉。如前所述,EDA 1．0已經(jīng)無(wú)法滿足市場(chǎng)需求,亟需破局的鑰匙。借鑒應(yīng)用軟件開(kāi)發(fā)的發(fā)展經(jīng)驗(yàn),芯華章已經(jīng)找到了那把突出重圍的鑰匙。楊曄表示,EDA 2．0彌補(bǔ)了前代的弊端和不足,實(shí)現(xiàn)了自動(dòng)化、智能化的芯片設(shè)計(jì)及驗(yàn)證流程,為客戶提供快速、專業(yè)、靈活的芯片設(shè)計(jì)服務(wù),是后摩爾時(shí)代芯片設(shè)計(jì)發(fā)展的未來(lái)方向。
那么如何解決設(shè)計(jì)難、人才少、周期長(zhǎng)、成本高等問(wèn)題,實(shí)現(xiàn)EDA 1．0至EDA 2．0的演進(jìn),芯華章給出了三條關(guān)鍵路徑:
開(kāi)放和標(biāo)準(zhǔn)化
EDA 2．0增強(qiáng)了芯片設(shè)計(jì)流程各個(gè)環(huán)節(jié)的開(kāi)放程度,包括軟件API接口、數(shù)據(jù)格式和數(shù)據(jù)訪問(wèn)接口等;EDA軟件也對(duì)更多硬件平臺(tái)開(kāi)放;芯片內(nèi)外部總線和接口趨于標(biāo)準(zhǔn)化;商業(yè)EDA和開(kāi)源EDA相結(jié)合;IP模塊也更加開(kāi)放和便捷。
自動(dòng)化和智能化
以開(kāi)放和標(biāo)準(zhǔn)化為前提,EDA 2．0縮減了芯片架構(gòu)在設(shè)計(jì)、驗(yàn)證、布局等流程中的人力投入,采用高度并行化的設(shè)計(jì)工具,結(jié)合過(guò)去的設(shè)計(jì)經(jīng)驗(yàn)和數(shù)據(jù),在設(shè)計(jì)需求分析、芯片架構(gòu)探索、設(shè)計(jì)生成、物理設(shè)計(jì)及驗(yàn)證階段進(jìn)行數(shù)據(jù)模型化仿真,實(shí)現(xiàn)芯片設(shè)計(jì)全流程自動(dòng)化,提高芯片設(shè)計(jì)效率。
平臺(tái)化和服務(wù)化
EDA工具與云端軟硬件生態(tài)相結(jié)合,對(duì)軟硬件框架和算法進(jìn)行創(chuàng)新、融合和重構(gòu),優(yōu)化用戶服務(wù)。芯華章打造了基于云原生軟件架構(gòu)的全新服務(wù)平臺(tái)EDaaS,深度利用云端彈性功能,為客戶提供近乎無(wú)限的計(jì)算彈性和更優(yōu)化的使用模式。
芯片設(shè)計(jì)離不開(kāi)EDA工具,而EDA 2．0降低了EDA工具的使用門(mén)檻和芯片設(shè)計(jì)門(mén)檻,縮減了設(shè)計(jì)周期,讓芯片設(shè)計(jì)更加簡(jiǎn)單便捷。楊曄表示,芯華章以智能調(diào)試、智能編譯、智能驗(yàn)證為三大基座,提供硬件仿真系統(tǒng)、FPGA原型驗(yàn)證系統(tǒng)、智能驗(yàn)證、形式驗(yàn)證及邏輯仿真等五大產(chǎn)品線,全面覆蓋數(shù)字芯片驗(yàn)證需求,為芯片打通設(shè)計(jì)與驗(yàn)證的“任督二脈”。
國(guó)產(chǎn)EDA如何破局
EDA發(fā)展三十余年,Cadence(楷登電子)、Synopsys(新思科技)和西門(mén)子旗下的Mentor Graphics占據(jù)了全球超60%的市場(chǎng)份額。2020年國(guó)內(nèi)EDA市場(chǎng)規(guī)模為66．2億元,而海外三巨頭就占據(jù)了80%以上,留給國(guó)產(chǎn)自主EDA企業(yè)的份額極其有限。
作為集成電路的上游支撐,EDA工具的重要性不言而喻。楊曄表示,EDA是數(shù)字化時(shí)代的底層關(guān)鍵技術(shù),目前,國(guó)產(chǎn)EDA在數(shù)字驗(yàn)證仿真等環(huán)節(jié)依然存在短板,產(chǎn)業(yè)鏈脆弱,因此在中國(guó)建立完善的集成電路產(chǎn)業(yè)鏈迫在眉睫。
國(guó)家政策支持下,對(duì)集成電路的重視和支持力度加大,整個(gè)產(chǎn)業(yè)鏈發(fā)展持續(xù)向好。隨著汽車、工業(yè)、醫(yī)療、教育等領(lǐng)域逐漸趨于自動(dòng)化、網(wǎng)絡(luò)化,集成電路產(chǎn)業(yè)迎來(lái)了發(fā)展的爆發(fā)期,擁有龐大的市場(chǎng)空間和發(fā)展機(jī)遇。面對(duì)EDA產(chǎn)業(yè)機(jī)遇,芯華章等眾多企業(yè)協(xié)同產(chǎn)業(yè)鏈專業(yè)人士,積極吸納行業(yè)頂尖人才,培養(yǎng)新生代技術(shù)儲(chǔ)備力量,共同推動(dòng)EDA 2．0的演進(jìn)。
從科技革命角度來(lái)看,軟件定義芯片的時(shí)代已經(jīng)到來(lái)。人工智能、云計(jì)算等技術(shù)飛速發(fā)展,集成電路正在尋求新的突破口,而國(guó)產(chǎn)EDA技術(shù)也已經(jīng)踏上新賽道,逐步構(gòu)建算力、算法和數(shù)據(jù)深度融合的數(shù)字化系統(tǒng)全新生態(tài),打造本土EDA核心競(jìng)爭(zhēng)力。
