《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 模拟设计 > 设计应用 > Innovus机器学习在高性能CPU设计中的应用
Innovus机器学习在高性能CPU设计中的应用
2020年电子技术应用第8期
边少鲜1，Micheal Feng1，David Yue1，栾晓琨1，蔡 准2，蒋剑锋1
1.天津飞腾信息技术有限公司，湖南 长沙410000；2.上海楷登电子科技有限公司，上海201204
摘要： 高性能芯片设计在7 nm及更高级的工艺节点上，设计规模更大、频率更高、设计数据和可变性更复杂，物理设计难度增大。机器学习在多领域均获得成功应用，复杂的芯片设计是应用机器学习的一个很好的领域。Cadence将机器学习算法内置到Innovus工具中，通过对芯片设计数据进行学习建模，建立机器学习模型，从而提升芯片性能表现。建立了一个应用机器学习优化延时的物理流程来提升芯片设计性能。详细讨论分析了分别对单元延时、线延时、单元和线延时进行优化对设计的影响，进而找到一个较好的延时优化方案。最后利用另一款设计难度更大，性能要求更高的模块从时序、功耗、线长等方面较为全面地分析验证设计方案的合理性。
中圖分類號(hào)： TN402
文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.209801
中文引用格式： 邊少鮮，Micheal Feng，David Yue，等. Innovus機(jī)器學(xué)習(xí)在高性能CPU設(shè)計(jì)中的應(yīng)用[J].電子技術(shù)應(yīng)用，2020，46(8)：54-59，63.
英文引用格式： Bian Shaoxian，Micheal Feng，David Yue，et al. Innovus machine learning application in performance CPU design[J]. Application of Electronic Technique，2020，46(8)：54-59，63.
Innovus machine learning application in performance CPU design
Bian Shaoxian1，Micheal Feng1，David Yue1，Luan Xiaokun1，Cai Zhun2，Jiang Jianfeng1
1.Tianjin Phytium Technology Co.，Ltd.，Changsha 410000，China；2.Cadence Design Systems，Inc.，Shanghai 202014，China
Abstract： The high-performance chip design has a larger design scale, higher frequency, more complex design data and reliability, and more signoff indicators under 7 nm and higher process nodes. Machine learning has been successfully applied in many fields, and complex chip design is a good field for applying machine learning. Cadence built the algorithm into the Innovus tool, and built the machine learning model by learning and modeling the chip design data to improve chip performance. A physical design process that applies machine learning to optimize latency is established to improve chip design performance. This paper presents a machining-learning-based physical design flow that optimizes delay to improve chip design performance. In orde to choose a better solution，the effect of optimizing the cell delay，net delay，cell and net delay separately on the design was discussed and analyisised in detail. Finally，the solution is applied to another block design with more difficult design and higher performance requirements . To verifies the consistency of the flow，a more comprehensive analysis is completed from the aspects of timing，power，wire length，etc.
Key words : machine learning；Innovus；chip design；physical design

0 引言

    摩爾定律揭示了集成電路的集成度和技術(shù)節(jié)點(diǎn)的飛速發(fā)展，這使得芯片設(shè)計(jì)的復(fù)雜度和數(shù)據(jù)量快速上升，尤其是芯片的物理設(shè)計(jì)更是涉及海量的數(shù)據(jù)和信息，且運(yùn)行時(shí)間和設(shè)計(jì)周期漫長(zhǎng)，迭代一次的時(shí)間和資源代價(jià)很大，這對(duì)設(shè)計(jì)師的經(jīng)驗(yàn)與能力要求很高。機(jī)器學(xué)習(xí)如今在各個(gè)領(lǐng)域都有廣泛的應(yīng)用，其能學(xué)習(xí)數(shù)據(jù)規(guī)律建立模型從而快速推斷結(jié)果[1]。如果能在物理設(shè)計(jì)中應(yīng)用機(jī)器學(xué)習(xí)挖掘設(shè)計(jì)規(guī)律，且基于推斷的求解來進(jìn)行物理設(shè)計(jì)，可加速芯片設(shè)計(jì)。國(guó)內(nèi)外很多學(xué)者在此方面有了成功的研究，包括PAN D Z等詳細(xì)介紹的在物理設(shè)計(jì)中應(yīng)用機(jī)器學(xué)習(xí)[2]。LI B使用機(jī)器學(xué)習(xí)由全局布線線預(yù)測(cè)詳細(xì)布線結(jié)果[3]。TSMC在物理設(shè)計(jì)中應(yīng)用機(jī)器學(xué)習(xí)的兩款芯片分別可使頻率提升40 MHz和減少20 000時(shí)鐘門控單元等[4]。

    本文基于Cadence Innovus工具建立應(yīng)用機(jī)器學(xué)習(xí)進(jìn)行延時(shí)優(yōu)化的物理設(shè)計(jì)流程，研究7 nm工藝下不同層金屬的特性，設(shè)置三個(gè)實(shí)驗(yàn)組單元延時(shí)優(yōu)化、線延時(shí)優(yōu)化、單元和線延時(shí)同時(shí)優(yōu)化與傳統(tǒng)物理設(shè)計(jì)流程進(jìn)行對(duì)比分析。同時(shí)將應(yīng)用機(jī)器學(xué)習(xí)進(jìn)行延時(shí)優(yōu)化的物理設(shè)計(jì)流程應(yīng)用到更大規(guī)模，設(shè)計(jì)復(fù)雜度更高的ARM架構(gòu)的一款CPU設(shè)計(jì)中，均得到了很好地性能優(yōu)化。最終確定了兩款模塊芯片均采用Innovus機(jī)器學(xué)習(xí)進(jìn)行延時(shí)優(yōu)化的物理設(shè)計(jì)流程。




本文詳細(xì)內(nèi)容請(qǐng)下載:http://ihrv.cn/resource/share/2000002945




作者信息:

邊少鮮1，Micheal Feng1，David Yue1，欒曉琨1，蔡  準(zhǔn)2，蔣劍鋒1

(1.天津飛騰信息技術(shù)有限公司，湖南 長(zhǎng)沙410000；2.上?？请娮涌萍加邢薰荆虾?01204)

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。

相關(guān)內(nèi)容