《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 業(yè)界動態(tài) > CMOS正常工作時遇到得電路設計問題

CMOS正常工作時遇到得電路設計問題

2020-03-16
來源:與非網(wǎng)
關鍵詞: CMOS LDO LIMPHOME

  次遇到的問題是這樣的,由于 LDO 的電源輸出能力有限,同時也是保證可靠性,某些保護電路必須直接電源上,這里需要注釋的是,LIMP HOME“跛行回家”即使我們的 5V 系統(tǒng)出現(xiàn)了問題,我們也必須保證部分重要的功能能繼續(xù)工作,因此為了滿足這個條件,關鍵信號的供電只能是直接接電池。

  這次第一個出問題的是一個 CMOS 的與門(HE4000B 系列的)。

  我們的控制信號出自 MCU(5V 的系統(tǒng)),而與門的系統(tǒng)供電是 12V 的,因此兩個電平不兼容,導致了 MCU 的高低電平統(tǒng)一被與門 CMOS 芯片識別成低電平。

1.png

  我們在設計轉換電平的時候,有兩個問題需要我們?nèi)プ⒁?/p>

  1. 要相同的邏輯,不能做成反邏輯

  2. 在正常狀態(tài)下,不能允許大的電流(為了符合靜態(tài)電流的要求)這里設計的是低有效電路,因此在輸出高的時候不能出現(xiàn)大的靜態(tài)電流。

  可行的改進設計為:

2.jpg

  不過一波未平一波又起,由于 ISO16750 的規(guī)定

  而我們的與門能夠承受的電壓為 18~20V,這也是所有 CMOS 的 IC 的極限電壓,因此該芯片華麗的燒毀了(在我們做 1 分鐘的 Jump Start 實驗的時候)

  我們的解決方案,加個齊納管 15V 鉗位

3.jpg

  此電阻需要仔細斟酌,因為在 24V 的時候,有 7V 的電壓在電阻上面,要限制齊納管的電流防止其過熱,同時又要保證 CMOS 的正常工作電流下,電壓不會下降的太厲害。

  V.CMOS=V.BATT-R.limit×I.AND

  I.zener_max=(24-15)/R.limit

  以上需要綜合考慮。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者。如涉及作品內(nèi)容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。