《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 測(cè)試測(cè)量 > 業(yè)界動(dòng)態(tài) > MathWorks 通過(guò) Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗(yàn)證速度

MathWorks 通過(guò) Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗(yàn)證速度

HDL Verifier 從 Simulink 自動(dòng)生成 UVM 組件和測(cè)試平臺(tái)
2020-03-02
來(lái)源：MathWorks
關(guān)鍵詞： MathWorks FPGA ASIC

　　中國(guó)北京，2020 年3月2日—— MathWorks 今天宣布，HDL Verifier 從現(xiàn)已上市的 Release 2019b 開(kāi)始提供對(duì) Universal Verification Methodology (UVM) 的支持。HDL Verifier 能夠讓開(kāi)發(fā) FPGA 和 ASIC 設(shè)計(jì)的設(shè)計(jì)驗(yàn)證工程師直接從 Simulink 模型生成 UVM 組件和測(cè)試平臺(tái)，并在支持 UVM 的仿真器（比如來(lái)自 Synopsys、Cadence 和 Mentor 的仿真器）中使用這些組件和測(cè)試平臺(tái)。

　　Wilson Research Group 的一項(xiàng)最近研究發(fā)現(xiàn)，48% 的 FPGA 設(shè)計(jì)項(xiàng)目和 71% 的 ASIC 設(shè)計(jì)項(xiàng)目依賴 UVM 進(jìn)行設(shè)計(jì)驗(yàn)證。通常，算法開(kāi)發(fā)人員和系統(tǒng)架構(gòu)師在 MATLAB 和 Simulink 中開(kāi)發(fā)新算法內(nèi)容。然后，設(shè)計(jì)驗(yàn)證(DV)工程師在為 RTL 測(cè)試平臺(tái)手工編寫代碼時(shí)使用 MATLAB 和 Simulink 模型作為參考，這一過(guò)程極其耗時(shí)?，F(xiàn)在借助 HDL Verifier，DV 工程師可以從已經(jīng)在 Simulink 中開(kāi)發(fā)的系統(tǒng)級(jí)模型自動(dòng)生成 UVM 組件，如序列或記分板。在為諸如無(wú)線通信、嵌入式視覺(jué)和控制等應(yīng)用中使用的 ASIC 和 FPGA 設(shè)計(jì)而開(kāi)發(fā)測(cè)試平臺(tái)時(shí)，此方法可以減少驗(yàn)證工程師所花費(fèi)的時(shí)間。

　　“借助 Simulink，我們?cè)谑止ぞ帉懮a(chǎn) UVM 測(cè)試平臺(tái)、測(cè)試序列和記分板上花費(fèi)的時(shí)間可以減少大約 50%，從而有更多時(shí)間專注于突破性創(chuàng)新應(yīng)用。”Allegro MicroSystems 的 ASIC 開(kāi)發(fā)經(jīng)理 Khalid Chishti 說(shuō)，“我們針對(duì)汽車應(yīng)用設(shè)計(jì)的 ASIC 依賴 UVM 進(jìn)行生產(chǎn)驗(yàn)證，為這些設(shè)備開(kāi)發(fā)算法曾是一項(xiàng)繁瑣的任務(wù)，而 MATLAB 和 Simulink 對(duì)此進(jìn)行了簡(jiǎn)化?！?/p>

　　HDL Verifier 增添了一些新功能，例如，從 MATLAB 和 Simulink 中生成 UVM 組件、SystemVerilog 斷言和 SystemVerilog DPI 組件，現(xiàn)在可向負(fù)責(zé) ASIC 和 FPGA 生產(chǎn)驗(yàn)證的設(shè)計(jì)驗(yàn)證團(tuán)隊(duì)提供更多擴(kuò)展性支持。這些設(shè)計(jì)驗(yàn)證團(tuán)隊(duì)原本通過(guò)在 SystemVerilog 中手工編寫代碼，進(jìn)而在 HDL 仿真器中開(kāi)發(fā)嚴(yán)格測(cè)試平臺(tái)，現(xiàn)在，他們能夠從現(xiàn)有 MATLAB 和 Simulink 模型直接生成驗(yàn)證組件，并重用這些模型加快創(chuàng)建生產(chǎn)驗(yàn)證環(huán)境的速度。

　　“根據(jù) Wilson Research 和 Mentor Graphics 的 2018 年功能驗(yàn)證研究，DV 工程師在開(kāi)發(fā)測(cè)試平臺(tái)中花費(fèi)在 ASIC 和 FPGA 項(xiàng)目上的時(shí)間，大約占他們工作時(shí)間的五分之一?！盡athWorks 首席 HDL 產(chǎn)品營(yíng)銷經(jīng)理 Eric Cigan 說(shuō)，“HDL Verifier 能夠從現(xiàn)有 MATLAB 和 Simulink 模型生成 UVM 和 SystemVerilog DPI 組件，不僅可以提高 DV 工程師的生產(chǎn)效率，而且會(huì)增進(jìn)系統(tǒng)架構(gòu)師、硬件設(shè)計(jì)師與 DV 工程師之間的合作?！?/p>

　　HDL Verifier R2019b 現(xiàn)已在全球上市。

圖片1.png

圖示：HDL Verifier從Simulink模型生成UVM組件 MathWorks


本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題，請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。