美國俄勒岡州希爾斯伯勒市——2019年12月10日——萊迪思半導(dǎo)體公司（NASDAQ：LSCC）低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布推出廣受歡迎的最新版本FPGA軟件設(shè)計工具Lattice Radiant2.0。除了增加了對新的CrossLink-NX FPGA系列之類的更高密度器件的支持之外，更新的設(shè)計工具還提供了新的功能，加速和簡化了基于萊迪思FPGA的設(shè)計開發(fā)。

　　當(dāng)系統(tǒng)開發(fā)人員評估選擇硬件平臺時，實際的硬件只占他們選擇標(biāo)準(zhǔn)的一小部分。他們還會評估用于配置硬件的設(shè)計軟件的易用性和支持的功能，因為這些功能可能會對整體系統(tǒng)開發(fā)時間和成本產(chǎn)生重大影響。

　　萊迪思軟件產(chǎn)品線高級經(jīng)理Roger Do表示：“Lattice Radiant 2.0設(shè)計軟件為開發(fā)人員提供了更符合設(shè)計習(xí)慣的用戶體驗；該工具將引導(dǎo)他們完成從設(shè)計創(chuàng)建到IP導(dǎo)入，從實現(xiàn)到位流生成，再到將位流下載到FPGA的整個設(shè)計流程。幾乎沒有使用FPGA經(jīng)驗的開發(fā)人員能夠快速利用Lattice Radiant的自動化功能。對于有經(jīng)驗的FPGA開發(fā)人員，如果需要特定的優(yōu)化，Lattice Radiant 2.0也可以對FPGA設(shè)置進行更精細(xì)的控制?！?/p>

　　Radiant 2.0中提供的新功能升級包括：

　　·片上調(diào)試工具，允許用戶實時進行錯誤修復(fù)。調(diào)試功能使開發(fā)人員可以在其代碼中插入虛擬開關(guān)或LED來確認(rèn)功能的可行性。該工具還允許用戶更改硬核IP的設(shè)置以測試不同的工作模式。

　　·改進的時序分析可提供更準(zhǔn)確的走線和布線規(guī)劃以及時鐘時序，從而避免設(shè)計擁塞和散熱問題。

　　·工程變更單（ECO）編輯器使開發(fā)人員可以對完成的設(shè)計進行增量更改，而無需重新編譯整個FPGA數(shù)據(jù)庫。

　　·同步開關(guān)輸出（SSO）計算器分析單個引腳的信號完整性，以確保其性能不會因靠近另一個引腳而受到影響。