ADC是一個(gè)敏感器件，要好好對(duì)待它的各個(gè)輸入端口，才能得到它本身的性能。
常規(guī)的，我們會(huì)在輸入端加入抗混疊濾波器，時(shí)鐘端使用抖動(dòng)極低的時(shí)鐘芯片的輸出，那電源輸入端呢？
在選用電源時(shí)，市面上有這么多LDO或者DC-DC，我們到底應(yīng)該選擇性能何樣的，才能挖掘出ADC的本身性能呢。
為什么要好好考慮電源呢？
理想的電源就是一個(gè)直流信號(hào)，但是現(xiàn)實(shí)中，會(huì)有交流噪聲疊加在上面，這些噪聲就會(huì)影響ADC的性能。
ADC的PSSR和PSMR
ADC的PSSR大體的意思就是，假設(shè)有一個(gè)噪聲信號(hào)疊加在DC上，然后測(cè)試ADC的輸出，看該噪聲信號(hào)在FFT頻譜上的幅度，即體現(xiàn)ADC對(duì)電源噪聲本身的衰減。
ADC的PSMR，大體的意思是，假設(shè)有一個(gè)噪聲信號(hào)疊加在DC上，該噪聲信號(hào)會(huì)與模擬信號(hào)輸入產(chǎn)生調(diào)制信號(hào)，看該調(diào)制信號(hào)在FFT頻譜上的幅度。
簡(jiǎn)單來說，就是假設(shè)疊加在DC的噪聲信號(hào)為1MHz，模擬輸入信號(hào)為100MHz，而PSSR關(guān)注的是ADC輸出端1MHz的幅度，而PSMR關(guān)注的則是ADC輸出端101/99MHz等的幅度。
如何測(cè)試ADC的PSSR呢？
如上所述，ADC的PSSR即使ADC對(duì)電源上疊加的噪聲的衰減。所以，我們可以按下面方式進(jìn)行ADC的PSSR指標(biāo)的測(cè)試：
(1)用信號(hào)源產(chǎn)生一頻率為f的正弦信號(hào)，并將其疊加到直流電源上。
(2)用疊加了交流信號(hào)的直流電給ADC供電，同時(shí)將ADC的模擬輸入端接地。
(3)計(jì)算ADC的輸出頻譜，看其頻譜上在f處的雜散電平。
(4)遍歷信號(hào)源的頻率，可以測(cè)出ADC的PSSR與雜散頻率的關(guān)系。
廠家ADC的手冊(cè)上，有時(shí)候會(huì)提供PSSR指標(biāo)，比如60dB就是一個(gè)比較常規(guī)的值；有時(shí)候則沒有提到這個(gè)指標(biāo)。這個(gè)時(shí)候該怎么辦呢？
(1) 向ADC的供應(yīng)商要。要是有原廠FAE直接對(duì)接的話，那是很幸福。如果沒有的話，可以去廠家官網(wǎng)上的論壇上去留言，碰碰運(yùn)氣，看看會(huì)不會(huì)有原廠技術(shù)人員回答你的問題。我在TI的網(wǎng)站上提了幾個(gè)問題，感覺技術(shù)人員都回答的很及時(shí)。不知道是不是負(fù)責(zé)該版塊的技術(shù)人員正好特別盡責(zé)。
(2) 自己測(cè)試PSSR
(3) 如果對(duì)成本不敏感的話，可以選擇好的LDO，再多加電容濾波。
如何測(cè)試ADC的PSMR呢？
步驟：
見上面測(cè)試ADC的PSSR步驟。
區(qū)別在于：
(1)因?yàn)槭且獪y(cè)試調(diào)制信號(hào)，所以產(chǎn)生噪聲信號(hào)的信號(hào)源的輸出頻率一般會(huì)設(shè)置的比較低，比如1KHz~100KHz。
(2)ADC的模擬輸入端也要有信號(hào)輸入。
電源噪聲對(duì)ADC性能的影響
有了PSSR和PSMR的數(shù)據(jù)，就要聊聊怎么將這些數(shù)據(jù)應(yīng)用到設(shè)計(jì)中了。即如何選擇電源芯片，以確保能達(dá)到ADC需要的要求。
大概步驟如下：
(1)看電源芯片的手冊(cè)，查看其輸出噪聲指標(biāo)，如果用DC-DC的話，還要看其
開關(guān)頻率。
(2)看ADC手冊(cè)上給出的PSSR值。
(3)用文中提供的excel文件進(jìn)行計(jì)算.
結(jié)合excel文件，解釋電源的選擇
理想ADC
(1)假設(shè)ADC的滿幅輸入是2Vpp，采樣頻率為125MSPS，位數(shù)為16bit，在藍(lán)色域輸入對(duì)應(yīng)數(shù)字，即可計(jì)算出理想ADC的信噪比為98dB,噪聲底噪為1.1157nVrms/√Hz。
(2)假設(shè)選擇了一LDO，其在10Hz~100KHz的帶寬內(nèi)，輸出總噪聲為4uVrms,即對(duì)應(yīng)12.65nVrms/√Hz。
(3)如果不考慮ADC的PSSR，則算出ADC最終能輸出的信噪比為76.95dB
(4)假設(shè)ADC的PSSR為60dB,則算出ADC最終能輸出的信噪比為98.07dB.
實(shí)際ADC
(1)假設(shè)ADC的滿幅輸入是2Vpp，采樣頻率為125MSPS，位數(shù)為16bit，實(shí)際SNR為78dB,在藍(lán)色域輸入對(duì)應(yīng)數(shù)字，即可計(jì)算出噪聲底噪為11.26nVrms/√Hz。
(2)假設(shè)選擇了一LDO，其在10Hz~100KHz的帶寬內(nèi)，輸出總噪聲為4uVrms,即對(duì)應(yīng)12.65nVrms/√Hz。
(3)如果不考慮ADC的PSSR，則算出ADC最終能輸出的信噪比為74.45dB，惡化了約3.55dB.
(4)假設(shè)ADC的PSSR為60dB,則算出ADC最終能輸出的信噪比為77.99999452dB,基本沒惡化.
所以，只有在文件中輸入相應(yīng)數(shù)據(jù)，你就可以計(jì)算出你應(yīng)該選擇輸出噪聲為多少的LDO。當(dāng)然如果你在LDO的輸出端用了濾波措施，在ADC電源供電端加了去耦電容，那對(duì)LDO的噪聲要求會(huì)降低。