日前，全球領(lǐng)先的半導(dǎo)體解決方案供應(yīng)商瑞薩電子株式會(huì)社宣布，推出基于65nm SOTB（Silicon On Thin Buried Oxide）工藝的新型嵌入式閃存低功耗技術(shù)，可提供1.5MB容量，是業(yè)界首款基于65nm SOTB技術(shù)的嵌入式2T-MONOS閃存。通過引入全新電路技術(shù)來降低閃存中外圍電路的功耗，實(shí)現(xiàn)了在64 MHz的工作頻率下低至0.22 pJ/bit的讀取能耗--達(dá)到MCU嵌入式閃存能耗的業(yè)界最低水平。用于外圍電路的新低功率技術(shù)包括：（1）在感測(cè)存儲(chǔ)器中的數(shù)據(jù)時(shí)減少能量消耗；（2）當(dāng)讀取數(shù)據(jù)被傳至外部時(shí)減少傳輸能量消耗。此先進(jìn)技術(shù)幫助讀取存儲(chǔ)器數(shù)據(jù)時(shí)的能耗大幅降低。

　　基于SOTB的新技術(shù)已在瑞薩R7F0E嵌入式控制器中所采用，該控制器專門用于能量采集應(yīng)用。瑞薩獨(dú)有的SOTB工藝技術(shù)可顯著降低工作和待機(jī)狀態(tài)下的功耗。通常，這兩種狀態(tài)下的功耗互為消長(zhǎng)：即一種功耗較低意味著另一種功耗較高。當(dāng)從閃存讀取數(shù)據(jù)時(shí)，新技術(shù)大幅降低功耗。與非SOTB 2T-MONOS閃存（約需50μA/MHz讀取電流）相比，新技術(shù)實(shí)現(xiàn)的讀取電流僅6μA/MHz左右，等效于0.22 pJ/bit的讀取能耗，達(dá)到MCU嵌入式閃存最低能耗級(jí)別。這項(xiàng)新技術(shù)還有助于在R7F0E上實(shí)現(xiàn)20μA/MHz的低有效讀取電流，達(dá)到業(yè)界最佳。

　　全新嵌入式閃存技術(shù)的關(guān)鍵特性：

　　適用于SOTB工藝的低功耗2T-MONOS閃存

　　采用SOTB工藝的2T-MONOS嵌入式閃存具備包含電隔離元件的雙晶體管結(jié)構(gòu)。與單晶體管結(jié)構(gòu)不同，在讀取操作期間無需負(fù)電壓，使讀取數(shù)據(jù)時(shí)的功耗降低。此外，同其它存儲(chǔ)器處理相比，MONOS在生產(chǎn)過程中使用更少的掩模，并可使用離散電荷捕獲方案存儲(chǔ)數(shù)據(jù)，從而能夠在不增加生產(chǎn)成本的情況下帶來低功耗和高重寫可靠性。

　　用于超低耗能的感測(cè)放大器電路及穩(wěn)壓器電路技術(shù)

　　存儲(chǔ)器讀取過程中的大部分能量消耗發(fā)生在識(shí)別數(shù)據(jù)的感測(cè)操作，以及將識(shí)別的數(shù)據(jù)輸出至外部這兩個(gè)環(huán)節(jié)。為了解決此問題，單端感測(cè)放大器在感測(cè)操作期間顯著降低了位線預(yù)充電能量，其采用全新電荷轉(zhuǎn)移技術(shù)，可提高預(yù)充電速度和能源效率。此外，新推出的穩(wěn)壓器電路技術(shù)利用漏電監(jiān)測(cè)，對(duì)感測(cè)放大器的基準(zhǔn)電壓進(jìn)行最佳間歇控制，使其以恒定的方式消耗能量。這些先進(jìn)技術(shù)不僅大幅降低能耗，同時(shí)加速感測(cè)操作。

　　大幅削減數(shù)據(jù)傳輸能耗的電路技術(shù)

　　SOTB工藝的特性之一是實(shí)現(xiàn)了晶體管閾值（Vth）波動(dòng)的最小化。新技術(shù)借助這一優(yōu)勢(shì)，利用極小的電壓幅值實(shí)現(xiàn)數(shù)據(jù)傳輸。當(dāng)讀取數(shù)據(jù)發(fā)送至外部時(shí)，該技術(shù)使得傳輸能量的消耗顯著降低。

　　瑞薩通過幫助使端點(diǎn)設(shè)備更加智能化，以加速推動(dòng)“智能社會(huì)”的發(fā)展。瑞薩認(rèn)為，通過無電池方案，能源收集系統(tǒng)徹底擺脫更換電池的困擾，是實(shí)現(xiàn)這一目標(biāo)的必要步驟。同時(shí)，瑞薩將持續(xù)致力于幫助實(shí)現(xiàn)環(huán)保型智能社會(huì)的技術(shù)開發(fā)。