基于 FPGA 的多通道 HDLC 通信系统设计与实现
所屬分類：技术论文
上傳者：aet
文檔大?。?span>265 K
所需積分：0分積分不夠怎么辦？
文檔介紹：为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。