《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 嵌入式技術(shù) > 新品快遞 > 如何解決以太網(wǎng)故障?

如何解決以太網(wǎng)故障?

2018-07-18

  以太網(wǎng)頻繁出現(xiàn)通信異常、丟包等現(xiàn)象,是否會(huì)想到是硬件電路設(shè)計(jì)問(wèn)題?成熟的以太網(wǎng)電路設(shè)計(jì)看似簡(jiǎn)單,但如何保證通信質(zhì)量,在通信異常時(shí)如何快速定位問(wèn)題,本文將通過(guò)實(shí)際案例來(lái)講述網(wǎng)絡(luò)通訊異常的解析過(guò)程和處理方案。

  一、案例情況

  一日,核心板基于TI公司的DP83848KSQ PHY芯片二次開發(fā)時(shí)搭建一路百兆以太網(wǎng)電路,在研發(fā)測(cè)試階段,發(fā)現(xiàn)以太網(wǎng)電路頻繁出現(xiàn)通信異常,表現(xiàn)為工作一段時(shí)間后網(wǎng)絡(luò)自動(dòng)掉線,無(wú)法重連。多臺(tái)樣機(jī)均表現(xiàn)出同樣的現(xiàn)象,于是研發(fā)展開一系列的問(wèn)題定位。

  二、現(xiàn)場(chǎng)排查

  軟硬件工程師開始各自的問(wèn)題定位,這里則談?wù)動(dòng)布?wèn)題定位。

  1.電源電路測(cè)試

  首先先確定電源電路情況,測(cè)試PHY芯片工作時(shí)和通信異常時(shí)的供電電源的電壓,電源電壓穩(wěn)定,無(wú)跌落,電平為3.3V;其次測(cè)試紋波噪聲,測(cè)試結(jié)果也滿足要求。電源電路影響暫可以排除。

  2.原理圖檢查:

  然后從原理圖下手,檢查PHY芯片的外圍電路和對(duì)照處理器的引腳順序,如圖1所示,外圍電路接線無(wú)誤,設(shè)計(jì)符合設(shè)計(jì)規(guī)范。繼續(xù)檢查以太網(wǎng)的變壓器電路,如圖2所示,該電路也符合設(shè)計(jì)規(guī)范。原理圖設(shè)計(jì)基本可以排除。

0.png

  圖1 PHY芯片外圍電路圖

2.png

  圖2 變壓器外圍電路圖

  3.樣機(jī)電路測(cè)試

  時(shí)鐘信號(hào)測(cè)試:時(shí)鐘信號(hào)幅值、頻率、上升下降時(shí)間、占空比等參數(shù)均滿足要求。

  時(shí)序測(cè)試:數(shù)據(jù)信號(hào)和控制信號(hào)的時(shí)序裕量均滿足手冊(cè)要求。

  數(shù)據(jù)信號(hào)波形測(cè)試:在信號(hào)測(cè)試時(shí),發(fā)現(xiàn)PHY芯片的數(shù)據(jù)信號(hào)和控制信號(hào)有異常的波形,如下圖3、4所示:

3.png

  圖3 RMII_RXD信號(hào)

4.png

  圖4 RMII_TXD信號(hào)

5.png

  圖5 PHY芯片的IO參數(shù)信息

6.png

  圖6 處理器芯片的IO參數(shù)信息

  從圖3和圖4可以看出,處理器與PHY端之間的數(shù)據(jù)信號(hào)出現(xiàn)信號(hào)完整性問(wèn)題-反射,均存在振鈴和過(guò)沖問(wèn)題,且過(guò)沖的幅值已超出芯片可接受范圍(芯片與處理器的以太網(wǎng)IO均為3.3V供電),可能會(huì)導(dǎo)致IO口永久性的損壞,且易產(chǎn)生EMI問(wèn)題。

  于是查看原理圖設(shè)計(jì),發(fā)現(xiàn)信號(hào)線和控制線上均沒有串接電阻,同時(shí)PCB上單端信號(hào)線沒有做等長(zhǎng)和50Ω的阻抗,信號(hào)傳輸過(guò)程中感受到阻抗突變,導(dǎo)致信號(hào)產(chǎn)生反射,繼而產(chǎn)生過(guò)沖和振鈴現(xiàn)象。

  4.以太網(wǎng)差分電路

  差分電路的測(cè)試主要是通過(guò)物理層一致性測(cè)試,通過(guò)一致性測(cè)試評(píng)估差分信號(hào)的信號(hào)質(zhì)量。本次測(cè)試的目的是為了進(jìn)一步分析差分信號(hào)的設(shè)計(jì)是否滿足要求。測(cè)試結(jié)果如下:

7.png

  圖7 物理層一致性測(cè)試結(jié)果

8.png

  圖8以太網(wǎng)眼圖模板測(cè)試結(jié)果

  從圖7和圖8可以看出,物理層一致性測(cè)試結(jié)果為Fail,測(cè)試不通過(guò)的項(xiàng)主要是以太網(wǎng)眼圖模板測(cè)試、負(fù)過(guò)沖測(cè)試、邊沿對(duì)稱度測(cè)試。從圖8的測(cè)試結(jié)果可以看出,差分信號(hào)的幅值已經(jīng)超出標(biāo)準(zhǔn)值,已經(jīng)觸碰到眼圖模板。差分信號(hào)的幅值過(guò)大,可能是由于信號(hào)的反射導(dǎo)致。

  變壓器是串聯(lián)在差分信號(hào)線上的用于隔離的器件,引腳就會(huì)產(chǎn)生寄生參數(shù),也會(huì)產(chǎn)生阻抗突變,所以也是需要進(jìn)行考慮的一個(gè)方面。于是先排除變壓器的影響,通過(guò)更換一個(gè)不同型號(hào)的變壓器,輸出的結(jié)果并沒有太大的差別。繼續(xù)著手分析傳輸線的阻抗。

  PCB的阻抗又可以從兩方面進(jìn)行分析。一是走線的阻抗,二是信號(hào)線上的匹配電阻。

  首先從PCB走線的阻抗進(jìn)行分析,以太網(wǎng)的差分信號(hào)是有差分100Ω阻抗要求,本次采用的是E5071C網(wǎng)絡(luò)分析儀進(jìn)行測(cè)試,測(cè)試結(jié)果如圖9所示:

9.png

  圖9 差分信號(hào)PCB走線阻抗測(cè)試結(jié)果

  從圖9看出,差分信號(hào)的PCB走線阻抗最大值為109Ω,最小值為100Ω,存在這個(gè)偏差的原因是在于差分信號(hào)線上的保護(hù)器件和匹配電阻,有器件必然就會(huì)產(chǎn)生焊盤,所以導(dǎo)致實(shí)測(cè)值與理論值偏差10Ω也是有可能的,由于在PCB設(shè)計(jì)階段要求差分信號(hào)的走線阻抗為100Ω,走線阻抗最大允許偏差±10%,所以實(shí)測(cè)基本能滿足設(shè)計(jì)要求。差分信號(hào)的阻抗基本符合要求,繼續(xù)進(jìn)行下一項(xiàng)分析。

  其次從信號(hào)線上的匹配電阻進(jìn)行分析。由于百兆以太網(wǎng)的PHY芯片到變壓器之間的差分線上有一個(gè)49.9Ω的電阻進(jìn)行匹配走線,如圖10所示。同時(shí)隔離變壓器的中間抽頭具有“Bob Smith”終接,通過(guò)75Ω電阻和1000pF電容接到機(jī)殼地。然而查閱DP83848KSQ芯片的手冊(cè),如圖11所示,提到匹配電阻有Layout要求:49.9Ω電阻和0.1uF退偶電容必須靠近PHY端放置。

0.png

  圖10 DP83848KSQ芯片差分接口設(shè)計(jì)圖

11.png

  圖11 DP83848KSQ芯片Layout指南

  于是查看PCB布局,結(jié)果發(fā)現(xiàn)實(shí)際的布局將電阻電容放置在靠近變壓器的一側(cè)。手冊(cè)雖然沒有描述到該電阻放置錯(cuò)誤會(huì)有什么影響,于是通過(guò)飛線的方法,把電阻電容放置在PHY端,再結(jié)合數(shù)據(jù)線和控制線的反射問(wèn)題,在信號(hào)線的源端串聯(lián)一個(gè)33Ω的電阻,檢查無(wú)誤后,上電進(jìn)行一致性測(cè)試,最終測(cè)試結(jié)果為Pass,測(cè)試結(jié)果如圖12、13所示,從圖12可以看出,整改后的眼圖模板測(cè)試比整改前的要好,各項(xiàng)測(cè)試數(shù)據(jù)也滿足要求。同時(shí)也進(jìn)行通信穩(wěn)定性測(cè)試,最終通信測(cè)試48h后,以太網(wǎng)無(wú)掉線現(xiàn)象,同時(shí)丟包率為0%。

  測(cè)試無(wú)誤后,重新進(jìn)行原理圖設(shè)計(jì),在信號(hào)線和控制線上加入串阻。PCB設(shè)計(jì)方面,數(shù)據(jù)線做單端50Ω阻抗匹配,把49.9Ω的電阻和0.1uF電容靠近PHY端放置,差分信號(hào)線做100Ω阻抗。重新拿到樣機(jī)后進(jìn)行網(wǎng)絡(luò)通信,連續(xù)通信三天后無(wú)掉線現(xiàn)象,同時(shí)丟包率也滿足要求,問(wèn)題解決。整改后的PCB布局及走線如圖14、15、16所示。

12.png

  圖12 整改后的以太網(wǎng)眼圖波形

13.png

  圖13 整改后的以太網(wǎng)一致性測(cè)試結(jié)果

  5.整改后的PCB布局及走線圖

14.png

  圖14 整改后PHY端數(shù)據(jù)信號(hào)走線及端接電阻布局

15.png

  圖15 整改后PHY與變壓器端的PCB布局圖

16.png

  圖16 整改后變壓器與RJ45端的PCB布局圖

  三、設(shè)計(jì)總結(jié)

  在本次以太網(wǎng)通信異常問(wèn)題定位時(shí),總結(jié)了以下幾點(diǎn)注意事項(xiàng):

 ?。?)PCB走線越短越好;

 ?。?)以太網(wǎng)PHY和處理器端的數(shù)據(jù)線和控制線注意阻抗匹配,避免反射。因?yàn)樾盘?hào)在傳輸過(guò)程中感受到阻抗不匹配時(shí),容易產(chǎn)生反射,同時(shí)驅(qū)動(dòng)能力過(guò)大時(shí)也會(huì)容易產(chǎn)生反射。在原理圖設(shè)計(jì)時(shí),若無(wú)法預(yù)測(cè)PCB走線長(zhǎng)度,建議在信號(hào)線和控制線的源端串聯(lián)一個(gè)22~33Ω的小電阻,且信號(hào)線等長(zhǎng)和做單端50Ω阻抗處理;

 ?。?)PHY端差分信號(hào)線上的49.9Ω匹配電阻根據(jù)手冊(cè)要求放置,盡量靠近PHY端放置;

  (4)差分信號(hào)線需要做差分100Ω的阻抗,同層走線,建議采用4層板PCB;

 ?。?)變壓器需靠近RJ45端放置;

 ?。?)“Bob Smith”終接需靠近變壓器端放置。

  成熟的以太網(wǎng)電路設(shè)計(jì)看似簡(jiǎn)單,但如何保證通信質(zhì)量,硬件設(shè)計(jì)也尤為重要。一個(gè)很小的降低成本的考慮,可能問(wèn)題就會(huì)在量產(chǎn)時(shí)被無(wú)限放大,最終面臨的是硬件改版、人力投入、成本增加、項(xiàng)目延期。在設(shè)計(jì)前期把這些問(wèn)題考慮進(jìn)去,就可以避免不必要的問(wèn)題發(fā)生。

17.jpg

  圖 17  工業(yè)品質(zhì)的M1052跨界核心板


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。