《電子技術(shù)應用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動態(tài) > Xilinx FPGA開發(fā)工具總結(jié)

Xilinx FPGA開發(fā)工具總結(jié)

2018-05-28
關(guān)鍵詞: Xilinx FPGA constraintfie

  在xilinx下每種操作其實都對應著一種工具,邏輯綜合,網(wǎng)表與constraint fie的合并,布局布線等等。下面就對各個工具做一個總結(jié)。

  1、XST(Xilinx Synthesis Technology)是xilinx退出的邏輯語言綜合工具,它所做的就是把HDL語言表述的邏輯綜合成特定的網(wǎng)表文件(netlist file),即NGC文件。NGC包含著電路的邏輯設計。

  2、ngdbuild,在xilinx的ise集成開發(fā)環(huán)境下有一步叫Translate其實就是對應著ngdbuild操作,ngdbuild讀取xst產(chǎn)生的NGC網(wǎng)表文件,結(jié)合ucf(user constraint file),生成一個NGD文件(Native Generic Database),這個文件對設計的邏輯描述,包含各種邏輯單元,比如,與門,非門,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,會產(chǎn)生一個.bld的報告,用來記錄ngdbuild操作的各種信息。

  3、map,在xilinx的ise集成開發(fā)環(huán)境下同樣也有一部叫map就對應著map操作,map讀取ngdbuild產(chǎn)生的NGD網(wǎng)表文件,然后把NGD網(wǎng)表文件中包含的邏輯原件(與非門以及RAM等)映射成FPGA中的元件,map的輸出一個是.ncd文件,一個是.pcf文件。在map操作完成之后,會產(chǎn)生一個.mrp的報告,用來記錄map過程中的各種信息。

  4、par,par所做的操作就是布局布線,par的輸入是map操作的輸出文件.ncd文件和.pcf文件,par的輸出也是一個.ncd文件,這兩個.ncd文件,名稱是不同的,在map操作完成之后,也會產(chǎn)生一個.par的報告,用來記錄par過程中的各種信息,同時par還會產(chǎn)生PAD、CSV、TXT file用來記錄管腳的分配信息。

  5、bitgen,bitgen就是產(chǎn)生配置流的操作,bitgen的輸入就是par操作的輸出文件.ncd文件,bit的輸出如果沒有指明,默認就是routed.bit文件,同樣在bitgen操作完成之后,會產(chǎn)生一個.bgn文件用來記錄bitgen過程中的各種信息。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。