《電子技術(shù)應用》
您所在的位置:首頁 > 模擬設計 > 業(yè)界動態(tài) > 燦芯半導體加入SiFive DesignShare 項目

燦芯半導體加入SiFive DesignShare 項目

2018-05-27
關(guān)鍵詞: 燦芯 半導體 ASIC SiFive

  燦芯半導體將是第一個在日益增長的DesignShare生態(tài)系統(tǒng)中提供DDR IP的公司

  圣馬特奧市,加利福尼亞州和上海——2018年5月22日——SiFive國際領先的商業(yè)RISC-V處理器IP供應商,日前宣布燦芯半導體,一家由中芯國際投資的提供定制化芯片(ASIC)的設計服務公司,加入日益發(fā)展的DesignShare 生態(tài)系統(tǒng)。

  燦芯半導體為DesignShare項目提供并支持DDR2/3/4 和 LPDDR2/3/4的DDR IP, 最高數(shù)據(jù)傳輸速率可達2667MT/s。燦芯半導體的DDR技術(shù)將使得SiFive的客戶很容易實現(xiàn)降低功耗的同時,提高基于RISC-V架構(gòu)SoC的數(shù)據(jù)傳輸速率。燦芯半導體經(jīng)過硅驗證的IP不僅可以降低設計人員成本,還能夠縮短設計時間。

  “燦芯半導體致力于通過協(xié)作和生態(tài)系統(tǒng)的開發(fā)促進ASIC業(yè)務的創(chuàng)新,” 燦芯半導體首席執(zhí)行官徐滔先生表示,“行業(yè)內(nèi)對于開源硬件的需求不斷增加,由SiFive提供的DesignShare 是一個很好的平臺,可以讓設計人員獲得他們想要的東西。”

  通過DesignShare項目獲得燦芯半導體DDR IP, 可縮短上市時間,及消除以往阻礙小公司發(fā)展定制硅芯片的常見障礙。SiFive、燦芯半導體及生態(tài)系統(tǒng)中其他合作伙伴為新興公司提供低成本或零成本的IP,從而降低實現(xiàn)定制芯片設計所需的前期工程成本。

  “燦芯半導體的DDR IP可以讓工程師在他們將來的設計中更加容易的使用RISC-V,” SiFive公司運營副總裁兼DesignShare項目負責人 Shafy Eltoukhy表示,“我們很高興看到我們的DesignShare生態(tài)系統(tǒng)帶來的創(chuàng)新。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。