《電子技術應用》
您所在的位置:首頁 > EDA與制造 > 新品快遞 > Arm發(fā)布Artisan®物理IP,將加速基于臺積電22nm ULP/ULL平臺的主流移動和物聯(lián)網設備SoC設計

Arm發(fā)布Artisan®物理IP,將加速基于臺積電22nm ULP/ULL平臺的主流移動和物聯(lián)網設備SoC設計

2018-05-08
關鍵詞: ARM Artisan SoC設計

  Arm宣布旗下Arm?Artisan?物理IP將應用于臺積電基于Arm架構的SoC設計22nm超低功耗(ULP)和超低漏電(ULL)平臺。臺積電22nmULP/ULL技術針對主流移動和物聯(lián)網設備進行了優(yōu)化,與上一代臺積電28nm HPC+平臺相比,在提升基于Arm的SoC性能的同時,更顯著降低功耗和硅片面積。

  “本次發(fā)布的下一代工藝技術能夠以更低的功耗、在更小的面積上滿足更多的功能需求,”Arm物理設計事業(yè)群總經理Gus Yeung指出,“Artisan物理IP與臺積電22nmULP/ULL技術的設計和制造成本優(yōu)勢相結合,將為我們雙方的合作伙伴帶來立竿見影的每毫瓦運算性能提升及硅片面積縮減兩方面優(yōu)勢。”

  針對臺積電22nmULP/ULL工藝技術推出的Artisan物理IP包含了代工廠支持的內存編譯器,針對下一代邊緣計算設備的低泄漏和低功耗要求進行了優(yōu)化。除此之外,這些編譯器還附有超高密度和高性能的物理IP標準單元庫,其中含有電源管理套件和厚柵氧化物元件庫,以協(xié)助優(yōu)化低泄漏功耗。另外,最新的物理IP還提供了通用I/O解決方案,以確保性能、功耗和面積(PPA)的全面最優(yōu)化。

  臺積電設計基礎架構市場部高級總監(jiān)李碩表示:“Artisan 物理 IP使臺積電能夠加速流片(tape-out)時間,從而以更快的速度將針對主流物聯(lián)網和移動設備設計的尖端SoC推向市場。基于雙方在28nmHPC+平臺合作上的成功,臺積電和Arm不斷致力于在功耗和面積方面提供顯著的優(yōu)化,進而為雙方的合作伙伴提供在更多設備上實現更優(yōu)邊緣計算體驗的可能?!?/p>

  Arm物理IP是一套廣受信賴并已獲廣泛應用的解決方案,每年由Arm合作伙伴出貨的集成電路(IC)超過100億個。臺積電22nmULP/ULL工藝技術針對Arm物理IP的整合目前正在積極推進之中,致力于在2018年下半年為雙方共同的芯片合作伙伴實現流片(tape-out)。

  關于Arm

  作為計算和互聯(lián)革命的核心,Arm技術正改變著人們生活和企業(yè)運行的方式。從不可或缺的到無形存在,Arm先進的高能效處理器設計已應用于超過1000億芯片,安全地為電子設備提供支持,覆蓋從傳感器到智能手機乃至超級計算的多樣化應用。Arm擁有超過1,000家技術合作伙伴,包括世界上最著名的商業(yè)和消費品牌。Arm正積極地開展合作,期望能將Arm創(chuàng)新應用到所有需要計算的領域,包括芯片,網絡和云。


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。