0 引言

    小數(shù)分頻頻率合成器的實(shí)現(xiàn)方法有多種，如Pulse swallowing、Pulse interpolatoin、Wheately random jittering、Σ-Δ modulation^[1]，其中Σ-Δ modulation架構(gòu)以其優(yōu)良的相噪指標(biāo)及全數(shù)字化而成為小數(shù)分頻頻率合成器的主流。本文旨在分析Σ-Δ量化噪聲對小數(shù)分頻頻率合成器相位噪聲及雜散的影響，找到適合于小數(shù)分頻頻率合成器的Σ-Δ調(diào)制器。

1 相位噪聲

    基于鎖相環(huán)閉環(huán)回路實(shí)現(xiàn)小數(shù)分頻頻率合成器，建立線性數(shù)學(xué)模型，分析其相位噪聲源及傳遞函數(shù)。

1.1 相位噪聲模型

    Rohde已經(jīng)闡明^[2]，PLL的每個(gè)組成部分都產(chǎn)生噪聲。小數(shù)分頻頻率合成器主要相位噪聲源有參考時(shí)鐘相位噪聲θ_ref(t)、PFD相位噪聲θ_PFD(t)、VCO相位噪聲θ_VCO(t)、分頻器相位噪聲θ_div(t)、Σ-Δ量化噪聲。

    基于鎖相環(huán)小數(shù)分頻頻率合成器如圖1所示。

    定義τ_n為第n個(gè)參考時(shí)鐘的上升沿時(shí)刻，則：^[3]

    由相位誤差公式及圖1，可以推得圖2所示的Σ-Δ小數(shù)分頻頻率合成器相位噪聲線性模型。

1.2 相位噪聲分析

    Σ-Δ小數(shù)分頻頻率合成器相位噪聲源到輸出端的傳遞函數(shù)除VCO相位噪聲傳遞函數(shù)為高通濾波傳遞函數(shù)外，其余噪聲源到輸出端的傳遞函數(shù)均為低通濾波傳遞函數(shù)。本文著重分析Σ-Δ量化噪聲對輸出相位噪聲的影響。

    圖2中(y(k)-α)為Σ-Δ量化噪聲q(t)，其Z域傳遞函數(shù)NTF(z)=(1-z^-1)^L[4]。由量化噪聲注入到PLL的相位噪聲為：

1.2.1 Σ-Δ量化器階數(shù)對相位噪聲的影響

    MATLAB繪制不同Σ-Δ量化器階數(shù)，量化噪聲引起的PLL輸出相位噪聲頻域響應(yīng)，如圖3所示。曲線“.”為二階Σ-Δ量化器注入到頻率合成器的相位噪聲曲線“.-”為三階Σ-Δ量化器相位噪聲；曲線“--”為頻率合成器相位噪聲傳遞函數(shù)； 曲線“+”為二階Σ-Δ頻率合成器相位噪聲；實(shí)線為三階Σ-Δ頻率合成器相位噪聲。

    可見，Σ-Δ量化器階數(shù)越高，小數(shù)分頻頻率合成器帶內(nèi)相位噪聲越低。

1.2.2 環(huán)路帶寬對相位噪聲的影響

    圖4為3階Σ-Δ量化器，在不同PLL環(huán)路濾波器帶寬條件下，小數(shù)分頻頻率合成器帶相位噪聲頻譜圖。曲線“.”為三階Σ-Δ量化器相位噪聲；曲線“.-”分別為帶寬10 kHz與1 MHz頻率合成器相位噪聲傳遞函數(shù)；實(shí)線分別為帶寬10 kHz與1 MHz的三階Σ-Δ頻率合成器相位噪聲。

    由此可見，環(huán)路帶寬越小，由Σ-Δ量化引起的相位噪聲越低。

2 相位噪聲優(yōu)化

    通過1.2.1分析，高階Σ-Δ量化器可以將量化噪聲推到高頻，使得帶內(nèi)量化噪聲降低，頻率合成器輸出相位噪聲也降低。

    由一階調(diào)制器構(gòu)成的MASH高階Σ-Δ量化器，無條件穩(wěn)定，但是MASHΣ-Δ量化器存在的問題是它的輸出是多位，頻率合成器之分頻器設(shè)計(jì)復(fù)雜，且分頻比會(huì)在多模之間切換，會(huì)給鑒相器的輸出引入高頻抖動(dòng)。

    高階單環(huán)路Σ-Δ量化器存在穩(wěn)定性問題。為使高階單環(huán)路Σ-Δ量化器穩(wěn)定工作，其噪聲傳遞函數(shù)增益需滿足^[5]：

    通過高階環(huán)路引入前饋通路，改變NTF增益，使其穩(wěn)定工作。但是帶來的缺點(diǎn)是NTF對量化噪聲的抑制低于理想NTF(z)=(1-z^-1)^L對量化噪聲的抑制。本文提出，信號在輸入Σ-Δ量化器之前，添加高頻零點(diǎn)，從而使內(nèi)置二階Σ-Δ量化器的小數(shù)分頻頻率合成器獲得可以與高階Σ-Δ頻率合成器相當(dāng)?shù)南辔辉肼曋笜?biāo)。相位噪聲優(yōu)化如圖5所示。

    圖5中，曲線“--”為三階Σ-Δ量化器相位噪聲；曲線“.-”相位噪聲傳遞函數(shù)；曲線“+”為二階Σ-Δ頻率合成器相位噪聲；曲線“.”為三階Σ-Δ頻率合成器相位噪聲；實(shí)線為插入高階零點(diǎn)后的二階Σ-Δ頻率合成器相位噪聲。顯而易見，輸入信號插入高頻零點(diǎn)后，二階Σ-Δ頻率合成器可以獲得高階Σ-Δ量化頻率合成器性能。

    另一種優(yōu)化相位噪聲的方法是降低頻率合成器環(huán)路帶寬，如1.2.2分析所示。但是為抑制VCO相位噪聲，需要增加頻率合成器帶寬^[6]。設(shè)計(jì)中需要折中優(yōu)化，找到最優(yōu)帶寬。

    需要注意的是，Σ-Δ頻率合成器鎖定后，Σ-Δ量化器輸出頻率等于參考時(shí)鐘頻率，提高參考時(shí)鐘頻率，量化器工作頻率也提高，可以把量化噪聲推到更高頻，進(jìn)入信號帶內(nèi)的相位噪聲更低，不需要通過壓低頻率合成器帶寬來降低相位噪聲，使得Σ-Δ頻率合成器帶寬提升。

3 雜散

    分析Σ-Δ頻率合成器雜散產(chǎn)生機(jī)理，從優(yōu)化Σ-Δ調(diào)制器角度，提出雜散抑制措施。

3.1 雜散分析

    Σ-Δ頻率合成器由于其反饋支路分頻器分頻比動(dòng)態(tài)切換，反饋信號上升沿時(shí)刻為：

    此外，Σ-Δ量化器位數(shù)不夠，會(huì)導(dǎo)致量化器飽和，產(chǎn)生很大的雜散。同時(shí)，量化器飽和也會(huì)惡化噪聲傳遞函數(shù)NTF，高頻量化噪聲會(huì)進(jìn)入信號帶內(nèi)。

    三階Σ-Δ量化器時(shí)域表達(dá)式為：

    歸一化量化噪聲|q[n]|≤0.5，可得|y[n]|≤|a|+4。

    至少需要3 bit表示y[n]，量化器才不會(huì)飽和^[7]。

3.2 雜散抑制

    優(yōu)化Σ-Δ量化器設(shè)計(jì)，抑制雜散。

    為抑制Σ-Δ頻率合成器固有雜散，可以在Σ-Δ量化器的輸入信號上迭加一個(gè)能量很低的白噪聲^[8]。迭加白噪聲后的輸出頻率誤差部分可表達(dá)為(y[n]-α+q_white)×f_ref。白噪聲的存在使得頻率誤差部分不再固定出現(xiàn)在α×f_ref與(1-α)×f_ref及其諧波處的雜散。

    為降低Σ-Δ頻率合成器相位噪聲，需要高階Σ-Δ量化器。由3.1節(jié)分析可知，高階Σ-Δ量化器需要量化器位數(shù)高，才不至于導(dǎo)致量化器飽和而產(chǎn)生雜散。但是量化器位數(shù)高，y[n]取值范圍寬，輸出頻率雜散部分(y[n]-α)×f_ref會(huì)產(chǎn)生更多的諧波，會(huì)產(chǎn)生更大的瞬時(shí)相位差，要鑒相器具有很高的線性度^[9]。從抑制雜散角度看，Σ-Δ量化器階數(shù)不宜高。對于二階Σ-Δ量化器，時(shí)域表達(dá)式為：

    歸一化量化噪聲|q[n]|≤0.5，可得|y[n]|≤|a|+2。y[n]可由2 bit表示，量化器才不會(huì)飽和。相比于高階Σ-Δ頻率合成器，2階Σ-Δ頻率合成器雜散成分小。

4 芯片實(shí)現(xiàn)

    基于SMIC0.13 μm RF制程，設(shè)計(jì)了1.575 GHz PLL IP。PLL之小數(shù)分頻通過數(shù)字二階Σ-Δ量化器的輸出動(dòng)態(tài)切換PLL反饋路徑分頻比實(shí)現(xiàn)，滿足GPS時(shí)鐘超低相噪/雜散指標(biāo)，該IP已量產(chǎn)于GPS接收機(jī)芯片，可獲得-150 dBm接收靈敏度。

5 結(jié)論

    本文分析研究了Σ-Δ量化器對小數(shù)分頻頻率合成器相位噪聲及雜散的影響，并建立小數(shù)分頻頻率合成器線性數(shù)學(xué)模型，通過MATLAB驗(yàn)證理論分析的可靠性。同時(shí)，提出優(yōu)化Σ-Δ量化器措施，以降低小數(shù)分頻頻率合成器相位噪聲與雜散。本文認(rèn)為，輸入信號預(yù)先插入高頻零點(diǎn)，且迭加低能量白噪聲的二階Σ-Δ量化器適合于Σ-Δ頻率合成器。通過提高Σ-Δ駐量化器工作頻率可提升頻率合成器帶寬。

參考文獻(xiàn)

[1] RILEY T.A.D，COPELAND A，KWASNIEWSKI T.A.Deltasigma modulation in fractional-N frequency synthesis[J].IEEE Journal of Solid-State Circuits，1993，28(5)：553-559.

[2] Rohde，ULRICH L.Microwave and wireless synthesizers theory and design[M].John Wiley & Sons，New York，1997.

[3] GALTON I.Delta-sigma fractional-N phase-locked loop[M].John Wiley & Sons，2003.

[4] RIO R.D，MEDEIRO F，PEREZ B.CMOS cascade sigmadleta modulators for sensors and telecom[M].Springer，2006.

[5] NORSWORTHY S.R，SCHREIER R，TEMES G.C.Deltasigma data converters：theory，Design and Simulation[M].IEEE Press，1997.

[6] GRAY P. R，HURST P. J，MEYER R. G..Analysis and design of analog integrated circuits[M].John Wiley & Sons，INC.2008.

[7] SU P.E，PAMARTI S.Fractional-N phase-locked-loop-based frequency synthesis：A Tutorial[J].IEEE Trans.On Circuits and Systems，2009，56(12)：881-885.

[8] WANG K，SWAMINATHAN A，GOLTAN I.Spurious tone suppression techniques applied to a wide-bandwidth 2.4 GHz fractional-N PLL[J].IEEE J.Solid-State Circuits，2008，43(12)：2787-2797.

[9] 池保勇，余志平，石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].北京：清華大學(xué)出版社，2006.

作者信息:

楊建明

(廣東中星電子有限公司，廣東 珠海519000）