隨著集成電路規(guī)模迅速擴(kuò)大，片上系統(tǒng)進(jìn)入眾核時(shí)代。片上眾核系統(tǒng)的主要設(shè)計(jì)挑戰(zhàn)是什么？如何定義并優(yōu)化一個(gè)片上眾核系統(tǒng)的架構(gòu)？片上眾核系統(tǒng)如何建模和仿真？片上眾核系統(tǒng)所遭遇到的可靠性問(wèn)題如何解決？

面對(duì)諸多問(wèn)題，《電子技術(shù)應(yīng)用》在2017年中國(guó)（成都）電子展召開(kāi)之際，特面向西南地區(qū)的聽(tīng)眾，舉辦了“片上眾核系統(tǒng)——演進(jìn)、仿真及可靠性?xún)?yōu)化設(shè)計(jì)”技術(shù)沙龍，邀請(qǐng)電子科技大學(xué)黃樂(lè)天副教授和王君實(shí)博士為大家答疑解惑。

片上多核系統(tǒng)技術(shù)演進(jìn)與研究現(xiàn)狀

黃樂(lè)天副教授一直從事片上網(wǎng)絡(luò)方面的工作，對(duì)片上眾核系統(tǒng)有深入的研究，他以“片上多核系統(tǒng)技術(shù)演進(jìn)與研究現(xiàn)狀”為題，首先從片上眾核的誕生和演進(jìn)入手，對(duì)業(yè)內(nèi)兩種不同技術(shù)路線(xiàn)演進(jìn)而來(lái)的典型片上網(wǎng)絡(luò)架構(gòu)——CMP架構(gòu)和MPSoC架構(gòu)進(jìn)入詳細(xì)的介紹。黃樂(lè)天分析了產(chǎn)生兩條不同技術(shù)路線(xiàn)的原因：

1 起源不同 

    · CMP起源于通用并行計(jì)算機(jī) 

    · MPSoC起源于嵌入式系統(tǒng)設(shè)計(jì) 

2 任務(wù)不同 

    · 通用計(jì)算主要任務(wù)是求解大型科學(xué)問(wèn)題——單一算法大數(shù)據(jù)量 

    · 嵌入式系統(tǒng)主要任務(wù)是完成實(shí)時(shí)處理和控制——多任務(wù)協(xié)同 

3 開(kāi)發(fā)環(huán)境不同 

    · 通用編程模型——易于編程，易于擴(kuò)展 

    · 定制化編程模型——特定目的，定制開(kāi)發(fā) 

4 優(yōu)化目標(biāo)不同 

    · 通用計(jì)算需要盡量提升數(shù)據(jù)吞吐率/縮短計(jì)算時(shí)間 

    · 嵌入式系統(tǒng)需要保證系統(tǒng)實(shí)時(shí)性

 電子科技大學(xué)黃樂(lè)天副教授

片上眾核系統(tǒng)的可靠性設(shè)計(jì)

片上眾核的內(nèi)部互聯(lián)、功耗、存儲(chǔ)機(jī)制、可靠性等問(wèn)題也使片上眾核系統(tǒng)的設(shè)計(jì)面臨諸多挑戰(zhàn)。王君實(shí)博士的演講題目為“集成電路的可靠性設(shè)計(jì)概述”，他以片上網(wǎng)絡(luò)為例，從故障成因、故障類(lèi)型、故障層次、容錯(cuò)方法、容錯(cuò)設(shè)計(jì)等方面進(jìn)行了詳細(xì)闡述，提出了提高可靠性的設(shè)計(jì)方法、檢測(cè)方法、空間冗余、時(shí)間冗余、信息冗余。

電子科技大學(xué)王君實(shí)博士

自主研發(fā)的ESYSim系列片上眾核系統(tǒng)EDA工具

傳統(tǒng)電路設(shè)計(jì)流程已經(jīng)不能滿(mǎn)足苛刻的設(shè)計(jì)指標(biāo)和設(shè)計(jì)周期的限制，電子系統(tǒng)級(jí)設(shè)計(jì)ESL設(shè)計(jì)方法迅速推廣，迫切需要與之配套的EDA仿真工具。國(guó)際EDA工具巨頭Synopsys和Mentor分別推出了各自的ESL工具，但仍有缺陷。ESYSim由電子科大ESY碼農(nóng)隊(duì)開(kāi)發(fā)的，是一套國(guó)產(chǎn)開(kāi)源的面向眾核片上系統(tǒng)EDA工具，支持異構(gòu)眾核系統(tǒng)及片上通信網(wǎng)絡(luò)；在系統(tǒng)級(jí)和RTL級(jí)提供可靠性評(píng)估；可視化重現(xiàn)系統(tǒng)運(yùn)行過(guò)程；提供FPGA原型與事務(wù)級(jí)模型的跨平臺(tái)實(shí)物聯(lián)合運(yùn)行。

 面向眾核片上系統(tǒng)EDA工具——ESYSim的特性

王君實(shí)現(xiàn)場(chǎng)以視頻和實(shí)物展示的形式演示了ESYSim的設(shè)計(jì)流程：片上網(wǎng)絡(luò)系統(tǒng)級(jí)可靠性評(píng)估設(shè)計(jì)、異構(gòu)多核系統(tǒng)設(shè)計(jì)與半實(shí)物運(yùn)行、NoC系統(tǒng)設(shè)計(jì)流程與數(shù)字前端設(shè)計(jì)流程。

意猶未盡

ESYSim  EDA工具將亮相“華為杯”第十二屆中國(guó)研究生電子設(shè)計(jì)竟賽，《電子技術(shù)應(yīng)用》祝愿電子科大ESY碼農(nóng)隊(duì)取得好成績(jī)！