Siemens 業(yè)務部門 Mentor 今天宣布，已與三星電子合作推出各種適用于三星 8LPP 工藝技術的 Mentor 設計和驗證工具及流程。在 EUV 光刻時代到來之前，最具競爭力的擴展優(yōu)勢將源于 8LPP。相較于 10LPP 工藝，8LPP 的性能實現(xiàn)了進一步提升。針對 8LPP 推出的工具包括 Calibre 物理驗證套件、Mentor Analog FastSPICE (AFS) 定制和模擬/混合信號 (AMS) 電路驗證平臺，以及 Nitro-SoC 布局和布線 (P&R) 電子設計平臺。這些 Mentor 解決方案可用于三星 8LPP 工藝技術生產流片的設計和 Sign-off。
此外，Calibre 套件的核心模塊現(xiàn)可支持使用 EUV 光刻的 7LPP 工藝技術，其中包括 Calibre nmDRC、Calibre nmLVS、Calibre xACT 和 Calibre PERC 軟件。這些 Calibre 設計套件可用于三星 7LPP 工藝技術的初始測試芯片和知識產權 (IP) 創(chuàng)建。
“三星代工廠將一如既往地提供業(yè)界最具競爭力的工藝技術。我們與 Mentor 之間的協(xié)作可確保推出合格的工具，從而讓我們的共同客戶能夠充分利用三星代工廠的工藝產品，并開發(fā)出卓越的設計，”三星電子代工廠設計部門高級副總裁 Jaehong Park 說道?！癕entor 推出適用于 8LPP 和 7LPP 的工具，是我們雙方長期合作關系的有力佐證，并且我們將繼續(xù)攜手共進，力爭讓設計人員可以胸有成竹地實施、驗證、測試和交付設計?！?/p>
業(yè)界領先的 Calibre 平臺中已涵蓋多種適用于 8LPP 工藝技術的工具，三星也已經開始啟用這些工具，以此確保設計人員能夠快速從容地成功完成流片。
·Calibre nmDRC 和 Calibre nmLVS 工具可幫助設計團隊驗證和優(yōu)化其設計，以滿足三星 8LPP 工藝要求。這兩種工具提供了準確的創(chuàng)新型物理和電路驗證功能，可應對日益增長的版圖復雜性和嚴苛的先進節(jié)點設計性能要求。
·Calibre Pattern Matching 功能可以讓設計人員應用各種可視性幾何圖形分析，快速準確地執(zhí)行復雜的驗證任務，例如跨多個實例且對配置有精確要求的驗證，以及光刻熱點識別。
·Calibre xACT 平臺提供了無可匹敵的寄生參數(shù)提取精度和性能，可自動使用集成的場解算器來計算（以阿托法拉級的精度）復雜三維結構的寄生參數(shù)，同時采取可高度擴展的并行處理方法為包含數(shù)百萬實例的設計優(yōu)化性能。
·Calibre PERC 可靠性平臺采用獨特集成的方法對物理版圖和網(wǎng)表進行分析，從而自動進行復雜的可靠性檢查。
·Calibre YieldEnhancer 產品，特別是其 SmartFill 和工程變更單 (ECO)/Timing-Aware Fill 功能，可幫助設計人員通過知識產權 (IP)、模塊和全芯片之間的多項設計變更來控制設計平坦度，從而確保設計能夠滿足制造工藝平坦化要求，并符合流片排程。它還可以使設計人員能夠應用版圖布局的增強功能（例如通孔優(yōu)化），進而提高制造的成功率。
·Calibre LFD? 工具，基于 Mentor 的工藝窗口建模、掩膜合成、光學鄰近效應修正 (OPC) 和分辨率增強 (RET) 的生產部署解決方案，可準確地對光刻工藝的影響進行建模，從而預測實際“已制造好的”版圖尺寸，識別潛在光刻問題，以及幫助設計人員優(yōu)化良率和產品可靠性。
·由于設計團隊可同時處理多個可制造性設計 (DFM) 方案，因此他們可使用配有 Calibre YieldAnalyzer 工具的三星 DFM 評分和分析解決方案來簡化折衷決策流程，例如通孔冗余檢查。此外，三星還支持整合 Calibre Pattern Matching 解決方案的良率減損圖形識別和修正，以便提供從制造成果到客戶設計流程的快速反饋。為了進一步確?？蛻裟軌蚩焖僬业?DFM 問題并予以解決，Mentor 和三星還宣布推出 Calibre DFM Explorer 功能。
為了讓片上系統(tǒng) (SoC) 設計人員能夠胸有成竹地完成電路驗證、物理實現(xiàn)和 IC 測試，三星在其 8LPP 設備模型和設計套件中啟用了 AFS 平臺。我們的共同客戶依靠 AFS 平臺，在驗證模擬、射頻、混合信號、內存和定制數(shù)字電路上，提供比傳統(tǒng) SPICE 仿真器速度更快的納米級 SPICE 精度驗證。
Nitro-SoC P&R 系統(tǒng)支持在三星 8LPP 工藝技術中進行網(wǎng)表到 GDSII 的物理實現(xiàn)。這個技術節(jié)點支持各種創(chuàng)新型技術，包括多重曝光布線層的高級設計規(guī)則檢查 (DRC) 規(guī)避、收斂時序的掩膜和層優(yōu)化，以及智能庫管腳接入功能，因此可獲得優(yōu)化的功率/性能/占位面積 (PPA) 結果?？蛻裟軌颢@取各種功能，包括基于多拐角多模式 (MCMM) 的占位面積優(yōu)化、基于多 VDD 的全面低功率流程、與 Calibre Sign-off 的本機集成，以及可縮短周轉時間的全面并行化。
“我們與三星代工廠的合作并不僅僅是為了提供符合最低要求的工具，”Mentor Design-to-Silicon 事業(yè)部副總裁兼總經理 Joe Sawicki 說道?！拔覀兟?lián)合推出的解決方案還可讓我們的共同客戶充分利用三星的工藝產品，以在初始流片和硅生產兩方面獲得成功，從而在無晶圓廠公司和三星代工廠之間架起至關重要的連接橋梁?！?/p>