我在上篇短文“IC設(shè)計(jì)服務(wù)可以進(jìn)入AI市場嗎？”樂觀地認(rèn)為會有越來越多在AI領(lǐng)域的系統(tǒng)廠商為了客制化的功能以及性能/功耗的需求而開發(fā)ASIC芯片。除了少數(shù)傳統(tǒng)IDM ASIC廠商之外，專業(yè)做IC設(shè)計(jì)服務(wù)的領(lǐng)導(dǎo)廠商將會是很好的選擇伙伴。想必也有不少人會好奇，那IC設(shè)計(jì)服務(wù)公司可否利用AI的技術(shù)來幫客戶做設(shè)計(jì)呢？這是很有前瞻性的好問題，我也會樂觀地認(rèn)為答案是肯定的。我們先來重點(diǎn)式地回顧一下IC設(shè)計(jì)技術(shù)30多年來的的演進(jìn)。
80年代做過IC設(shè)計(jì)的老工程師應(yīng)該還記得早期邏輯電路(schematic)及物理布局(layout)都是透過交互式的編輯軟件工具，在計(jì)算機(jī)屏幕上編輯(畫)出來的。由于自動化程度不高，也只能設(shè)計(jì)如電子表IC或電子計(jì)算機(jī)IC的簡單芯片。當(dāng)時大多數(shù)的IDM內(nèi)部都有CAD團(tuán)隊(duì)開發(fā)簡單的計(jì)算機(jī)輔助設(shè)計(jì)工具，如仿真(Simulation)、延遲計(jì)算器(Delay Calculator)、自動布局繞線(Auto Place and Route)工具等，提高IC設(shè)計(jì)自動化及生產(chǎn)力以善加利用因制程演進(jìn)而倍增的晶體管或邏輯閘數(shù)量。
90年代起EDA產(chǎn)業(yè)蓬勃發(fā)展，自動化工具也有了突破性的創(chuàng)新。合成電路(Synthesis)技術(shù)取代了手畫電路，成為邏輯電路設(shè)計(jì)最核心的一環(huán)。靜態(tài)時序分析(Static Timing Analysis)用來檢查邏輯閘之間的時序正確性。形式驗(yàn)證(Formal Verification)的技術(shù)可以確保合成后的電路和原先的設(shè)計(jì)功能一致。ATPG/DFT等技術(shù)提高了電路仿真的完整度及可測性，布局繞線(APR)算法也不斷改良，大幅縮小設(shè)計(jì)周期及芯片面積。另外還有其它工具各有其重要功能，目的都是希望確保芯片出廠之后所有功能特性都可符合原先的設(shè)計(jì)，并且能以高良率大量生產(chǎn)。
由于制程隨著摩爾定律(Moore’s Law)持續(xù)的演進(jìn)，單位面積的晶體管數(shù)不斷的增加，IC的復(fù)雜度/集成度以及性能/功耗規(guī)格也跟著不斷提升，現(xiàn)有的IC設(shè)計(jì)技術(shù)及EDA工具似乎很難應(yīng)付新一代的設(shè)計(jì)要求。比如說復(fù)雜度大于十億閘數(shù)、高速傳輸超過每秒100Gb、操作電壓接近或低于臨界(threshold)電壓的設(shè)計(jì)。
新的課題有待新的技術(shù)甚至全新的方法來解決。最近AI技術(shù)在其它領(lǐng)域頗多振奮人心的進(jìn)展，有些EDA公司已投入資金與人力，研究如何利用AI技術(shù)開發(fā)出更具智能的設(shè)計(jì)工具。
IC設(shè)計(jì)服務(wù)公司雖仍需仰賴EDA伙伴的軟件工具，但有一個特別的優(yōu)勢，就是每天處理巨大的設(shè)計(jì)數(shù)據(jù)，可以根據(jù)不同IC的應(yīng)用(domain)，經(jīng)由深度學(xué)習(xí)技巧分析歸納出一些聰明的設(shè)計(jì)流程(methodology)。比如說，根據(jù)應(yīng)用的特性及架構(gòu)，分析關(guān)鍵路徑時序(critical path timing)并自動設(shè)定或調(diào)整時序限制(timing constraint)，或預(yù)測布局繞線時可能出現(xiàn)的壅塞(congestion)而彈性預(yù)留足夠的空間；或透過預(yù)先嵌入的變異監(jiān)控管理(Variation Management)機(jī)制，做到芯片的自我評等(self-binning)及自我補(bǔ)償／校準(zhǔn)(self-calibration)。最終將每次設(shè)計(jì)的經(jīng)驗(yàn)數(shù)據(jù)再反饋回歷史資料庫，作為未來設(shè)計(jì)最佳「配方」的參考。
這樣一來，IC設(shè)計(jì)工程師的工作是否會被AI技術(shù)取代呢？從過去演進(jìn)的過程觀察，自動化及智能化的提升似乎永遠(yuǎn)趕不上芯片復(fù)雜度及規(guī)格要求的增加，IC設(shè)計(jì)產(chǎn)業(yè)永遠(yuǎn)都需要更多具有更高階技能的工程師來完成下一代更復(fù)雜的芯片。