編者按：28nm及以上節(jié)點(diǎn)的許多代工客戶(hù)正在開(kāi)發(fā)新的芯片，并正在探索遷移到16nm/14nm及更高級(jí)節(jié)點(diǎn)的方法。但在大多數(shù)情況下，這些公司因?yàn)闊o(wú)法承受高級(jí)節(jié)點(diǎn)高昂的IC設(shè)計(jì)成本而陷入困境。為了滿(mǎn)足市場(chǎng)上的潛在差距，GlobalFoundries、英特爾和臺(tái)積電正在開(kāi)發(fā)以22nm為目標(biāo)的新工藝。從表面上看，22nm可實(shí)現(xiàn)比28nm更快的芯片，并且開(kāi)發(fā)成本比16nm/14nm更低廉。

時(shí)間會(huì)告訴我們22nm是否會(huì)成為28nm這樣的受歡迎的節(jié)點(diǎn)，或僅僅是一個(gè)商機(jī)而已，但它確實(shí)為代工客戶(hù)提供了一些新的選擇。實(shí)際上，獨(dú)立的代工廠商、客戶(hù)可以選擇三種不同的22nm技術(shù)——bulk CMOS，F(xiàn)D-SOI和finFETs。 

例如，在FD-SOI領(lǐng)域，GlobalFoundries正在為客戶(hù)準(zhǔn)備先前發(fā)布的22nm FD-SOI技術(shù)。同時(shí)，臺(tái)積電近日公布了全新的22nm平面bulk工藝。隨后，英特爾推出了一款全新的低功耗版本的22nm finFET技術(shù)。 

然而，22nm可能不適合所有人。像以前一樣，客戶(hù)可以保持在28nm以上，或者跳過(guò)22nm，直接轉(zhuǎn)移到16nm/14nm或更高級(jí)的節(jié)點(diǎn)。 

總而言之，并不存在適合所有應(yīng)用的流程。每個(gè)代工客戶(hù)對(duì)于給定的IC設(shè)計(jì)都有不同的要求。他們的決定歸結(jié)為幾個(gè)指標(biāo)，例如功率、性能、尺寸、進(jìn)度，以及成本（PPASC）。 

Coventor首席技術(shù)官David Fried表示：“是否將產(chǎn)品推進(jìn)到FD-SOI、finFET（或bulk CMOS）的判斷取決于產(chǎn)品特性。有些場(chǎng)合的產(chǎn)品適合FD-SOI，有些場(chǎng)合的產(chǎn)品適合finFET（或bulk CMOS）?！?nbsp;

為了幫助代工客戶(hù)在市場(chǎng)上找到合適的選擇，Semiconductor Engineering已經(jīng)瞄準(zhǔn)了22nm的各種選擇，包括FD-SOI，bulk CMOS和finFET。

為什么是22nm？

不久前，芯片客戶(hù)只是追隨節(jié)點(diǎn)進(jìn)步，圍繞每個(gè)節(jié)點(diǎn)技術(shù)開(kāi)發(fā)產(chǎn)品。但是今天，繼續(xù)走這條道路的客戶(hù)已經(jīng)不多，特別是在引領(lǐng)市場(chǎng)的工藝從傳統(tǒng)的平面工藝轉(zhuǎn)移到了16nm/14nm及更高級(jí)節(jié)點(diǎn)的finFET之后，能進(jìn)入新工藝的客戶(hù)更少了。 

開(kāi)發(fā)最先進(jìn)節(jié)點(diǎn)芯片的公司需要有前沿工藝的性能優(yōu)勢(shì)。然而通常來(lái)講，模擬、混合信號(hào)、RF以及相關(guān)技術(shù)并不需要高級(jí)節(jié)點(diǎn)。 

28nm及以上的需求依然強(qiáng)勁。截止2016年底，聯(lián)華電子晶圓廠的28nm和40nm的產(chǎn)能利用率都達(dá)到了90%以上，200mm接近100%。聯(lián)華電子首席執(zhí)行官Po Wen Yen在最近的電話會(huì)議上表示：“40nm依然很強(qiáng)勢(shì)?！?nbsp;

一般來(lái)說(shuō)，由于正常的季節(jié)性問(wèn)題，28nm的需求預(yù)計(jì)將在第一季度下滑，但會(huì)在今年晚些時(shí)候反彈。聯(lián)華電子本身并沒(méi)有就22nm發(fā)表任何公告。聯(lián)華電子正在出貨28nm，并開(kāi)始增加14nm finFET。此外，GlobalFoundries、三星和臺(tái)積電還提供28nm以及16nm/14nm。 

許多代工客戶(hù)希望轉(zhuǎn)移到高級(jí)節(jié)點(diǎn)，但他們無(wú)法找到這樣做的理由。IC設(shè)計(jì)成本和風(fēng)險(xiǎn)太高。根據(jù)Gartner的說(shuō)法，16nm/14nm芯片的平均設(shè)計(jì)成本約為8000萬(wàn)美元，而28nm平面器件的平均設(shè)計(jì)成本為3000萬(wàn)美元。據(jù)該公司稱(chēng)，設(shè)計(jì)一個(gè)7nm芯片要花費(fèi)2.71億美元。

市場(chǎng)研究公司國(guó)際企業(yè)戰(zhàn)略（IBS）認(rèn)為，要獲得足夠的投資回報(bào)，芯片必須創(chuàng)造比設(shè)計(jì)成本高出10倍的銷(xiāo)售額。 

由于成本以及其他原因，很少的客戶(hù)可以承擔(dān)得起向高級(jí)節(jié)點(diǎn)轉(zhuǎn)移。據(jù)IBS報(bào)道，事實(shí)上，28nm及以上的晶圓廠約有300家，而10nm/7nm的晶圓廠則只有10家左右。當(dāng)然，像蘋(píng)果和高通這樣的業(yè)界領(lǐng)先的代工客戶(hù)為代工廠創(chuàng)造了巨大的市場(chǎng)容量。 

IBS首席執(zhí)行官Handel Jones說(shuō)：“如果您可以承受1億美元或更多的設(shè)計(jì)費(fèi)用，那么您可以轉(zhuǎn)移到7nm。但是許多設(shè)計(jì)做不到這樣。另一個(gè)關(guān)鍵因素是低功耗，16nm finFET可以為您提供低功耗，但設(shè)計(jì)困難。而且有成本溢價(jià)。” 

總之，28nm平面節(jié)點(diǎn)已經(jīng)成為許多業(yè)內(nèi)人員的最佳選擇，因?yàn)樗鼘⑿阅?、功率、尺寸、以及成本（PPASC）平衡地結(jié)合在了一起。事實(shí)上，盡管28nm已經(jīng)推出了好幾年，但它仍將持續(xù)一段時(shí)間。據(jù)IBS預(yù)計(jì)，到2025年，28nm工藝帶來(lái)的收入將從現(xiàn)在的100億美元增長(zhǎng)到140億美元。 

未來(lái)，許多客戶(hù)將最終停留在28nm及以上。資金更充足的人可能會(huì)移動(dòng)到16nm/14nm及更高級(jí)節(jié)點(diǎn)。

 那么，有一些客戶(hù)想要獲得性能提升，但無(wú)法承受16nm/14nm的價(jià)格，他們還有一個(gè)選擇，那就是22nm。Jones說(shuō)：“28nm節(jié)點(diǎn)停留了很長(zhǎng)時(shí)間。22nm是28nm的縮小版。您可以看到在性能和面積方面的提升，但（在28nm和22nm之間）沒(méi)有明顯的晶圓成本?！?nbsp;

因此，22nm是有意義的，雖然有人有不同的看法。Gartner分析師Samuel Wang說(shuō)：“我不相信22nm會(huì)受歡迎。現(xiàn)在在成熟的28nm節(jié)點(diǎn)上有更多的選擇。另外，28nm的晶圓價(jià)格很低?！?/p>

22nm的第一個(gè)玩家，GlobalFoundries的FD-SOI
無(wú)論如何，為了防止市場(chǎng)突然發(fā)力，客戶(hù)必須關(guān)注22nm選項(xiàng)。進(jìn)入22nm的第一個(gè)玩家是GlobalFoundries，近兩年前，他宣布推出了22nm的FD-SOI技術(shù)。有一段時(shí)間，三星推出了28nm的FD-SOI。
FD-SOI與傳統(tǒng)的bulk CMOS不同。例如，在bulk CMOS邏輯中，硅芯片制造商開(kāi)發(fā)未加工的芯片。然后在襯底上生長(zhǎng)薄的外延層，產(chǎn)生外延片。
相比之下，SOI涉及到由Soitec開(kāi)發(fā)的Smart Cut工藝過(guò)程。該工藝過(guò)程從兩個(gè)硅片（A和B）開(kāi)始。第一個(gè)芯片（A）在頂部氧化，產(chǎn)生二氧化硅絕緣層。

圖1：Smart Cut工藝 （來(lái)源：Soitec）

然后，使用離子注入機(jī)將氫離子注入頂層。這反過(guò)來(lái)又在氧化物下面形成了一個(gè)弱化層。

經(jīng)過(guò)處理的硅片（A）在未經(jīng)處理的硅片（B）的頂部被翻轉(zhuǎn)。兩個(gè)芯片在弱化層被切成兩半。對(duì)底部的硅片（B）進(jìn)行退火和拋光，即可得到最終的SOI硅片。另一個(gè)硅片（A）被重新用于制造另一個(gè)SOI硅片。
基本上，SOI硅片在基板中結(jié)合有薄的絕緣層，作為抑制泄漏的手段。絕緣層或掩埋氧化物層（BOX）的厚度約為20nm至25nm。Soitec執(zhí)行副總裁兼首席技術(shù)官Carlos Mazure表示：“我們傾向于根據(jù)客戶(hù)的要求調(diào)整厚度。”
與此同時(shí)，在晶體管級(jí)別，F(xiàn)D-SOI、bulk CMOS和finFET之間有一些相似之處。22nm FD-SOI和22nm bulk CMOS都是平面工藝。在基本平面CMOS工藝中，晶體管具有源極和漏極。電流從源極流向漏極。
　

圖2：FD-SOI結(jié)構(gòu)。（來(lái)源：GlobalFoundries）

相反，finFET是類(lèi)3D結(jié)構(gòu)。在finFET中，電流的控制通過(guò)鰭上的三個(gè)側(cè)面上各實(shí)現(xiàn)一個(gè)柵極來(lái)完成。
隨著節(jié)點(diǎn)接近20nm，平面技術(shù)存在著一些問(wèn)題。隨著芯片制造商在每個(gè)節(jié)點(diǎn)上對(duì)晶體管進(jìn)行比例調(diào)節(jié)，溝道長(zhǎng)度變短。結(jié)果，溝道可能會(huì)遇到所謂的短溝道效應(yīng)。這又降低了器件中的亞閾值斜率或關(guān)斷特性。
變異性是另一個(gè)問(wèn)題?；旧?，bulk CMOS晶體管可能與它在器件中的標(biāo)稱(chēng)特性不同。這可能會(huì)在閾值電壓方面產(chǎn)生隨機(jī)差異。罪魁禍?zhǔn)资且环N稱(chēng)為隨機(jī)摻雜劑波動(dòng)（RDF）的現(xiàn)象。RDF由通道中的摻雜劑原子的變化引起。
IBM研究部高級(jí)技術(shù)人員Terry Hook表示：“在常規(guī)晶體管中，門(mén)下方的溝道區(qū)域耗盡了移動(dòng)電荷，使摻雜劑原子離子化。這些原子的電荷與柵極功能一起決定了閾值電壓。耗盡區(qū)的深度控制著靜電。耗盡區(qū)下面是中性硅，有很多移動(dòng)載流子。”
解決問(wèn)題的一種方法是遷移到完全耗盡型晶體管，即finFET和FD-SOI。Hook 表示：“RDF也會(huì)影響閾值失配和整體泄漏。在finFET和FD-SOI中，溝道摻雜劑最小化，可以有一次性匹配的優(yōu)勢(shì)?！?br/> Hook 表示：“在RDF方面，F(xiàn)D-SOI和finFET比bulk更好。FD-SOI還具有比傳統(tǒng)的平面bulk更好的短溝道效應(yīng)，但不如finFET那樣好。FD-SOI需要更薄的耗盡區(qū)才能達(dá)到相同的靜電特性，因?yàn)樗皇菑囊粋?cè)控制，而不是像FinFET那樣是兩側(cè)?！?br/> FD-SOI的最大賣(mài)點(diǎn)是逆向偏壓（back-bias）。Hook 表示：“它具有通過(guò)在背柵中偏置和摻雜的方式來(lái)控制閾值電壓的獨(dú)特功能?！?br/> 同時(shí)，為了發(fā)揮FD-SOI的優(yōu)勢(shì)，GlobalFoundries正在準(zhǔn)備22nm FD-SOI技術(shù)，稱(chēng)為22FDX。技術(shù)檔案（PDK）已準(zhǔn)備好，今年晚些時(shí)候開(kāi)始出貨晶圓。
22nm FD-SOI結(jié)合了finFET性能和28nm的成本。它還支持射頻等功能。 GlobalFoundries產(chǎn)品管理團(tuán)隊(duì)高級(jí)副總裁Alain Mutricy說(shuō)：“我們選擇了FD-SOI，因?yàn)樗峁┝诵阅堋⒐β?、尺寸的最佳組合。我們的工藝流程完全符合生產(chǎn)要求，我們?cè)诟咴鲩L(zhǎng)領(lǐng)域（如移動(dòng)，物聯(lián)網(wǎng)和汽車(chē)）方面看到了強(qiáng)勁的客戶(hù)需求。”
finFET在市場(chǎng)上有空間，特別適用于高端應(yīng)用。但是對(duì)于低功耗器件，F(xiàn)D-SOI更有價(jià)值。GlobalFoundries的一位總監(jiān)Rick Carter在最近的IEDM會(huì)議上的演講中表示：“性能來(lái)自第二代FD-SOI晶體管，其在0.8V下產(chǎn)生910μA/μm（856μA/μm）的nFET（pFET）驅(qū)動(dòng)電流。對(duì)于超低功耗應(yīng)用，它的工作電壓可以低至0.4V?！?br/> 根據(jù)GlobalFoundries的IEDM文件，GlobalFoundries的22FDX在pFET溝道中集成了high-k/metal-gate以及SiGe，以提高驅(qū)動(dòng)電流。如果需要，SiGe溝道可以用硅替代以減少泄漏。
22FDX使用了雙重曝光步驟。文章中提到：“采用雙重曝光技術(shù)來(lái)縮放M1/ M2間距，相對(duì)于28nm poly/SiON節(jié)點(diǎn)，logic/SRAM裸片縮放比例為0.72x/0.83x?！?br/> 雖然FD-SOI具有吸引力，但該技術(shù)存在一些問(wèn)題。多年來(lái)，F(xiàn)D-SOI的使用相對(duì)有限，原因有幾方面。一方面，SOI晶圓成本更高。根據(jù)IBS的統(tǒng)計(jì)，SOI晶圓的銷(xiāo)售價(jià)格從370美元到400美元不等，相比之下，bulk CMOS晶圓的價(jià)格為100美元到120美元。
其次，雖然有用于FD-SOI的EDA工具，但客戶(hù)必須投入大量設(shè)計(jì)資源來(lái)了解FD-SOI和逆向偏壓技術(shù)的細(xì)微差別。
所以，是什么阻礙了FD-SOI？IBS的Jones說(shuō)：“最大的障礙是人們認(rèn)為FD-SOI成本高。但是成本不是問(wèn)題?！?br/> 大問(wèn)題是生態(tài)系統(tǒng)和市場(chǎng)拉動(dòng)。一般來(lái)說(shuō)，該行業(yè)追隨英特爾和臺(tái)積電，二者都是bulk CMOS，而不是FD-SOI。
但現(xiàn)在，潮流正在轉(zhuǎn)向。Jones 說(shuō)：“如果你看看一年前，再看看今天，現(xiàn)在已經(jīng)有了很大的進(jìn)步?，F(xiàn)在，我們有FD-SOI的測(cè)試芯片。你有來(lái)自恩智浦和其他公司的出貨。而且你有承諾的能力?！?br/> 例如，位于德國(guó)德累斯頓的GlobalFoundries的FD-SOI工廠每月可生產(chǎn)65,000個(gè)晶圓。此外，F(xiàn)D-SOI有路線圖，GlobalFoundries正在開(kāi)發(fā)12nm FD-SOI。這一過(guò)程可能使供應(yīng)商滯留在16nm/14nm節(jié)點(diǎn)，并且不能遷移到10nm、7nm或5nm。

Bulk CMOS和finFETs在22nm的表現(xiàn)
與之前一樣，臺(tái)積電和英特爾仍然不支持FD-SOI。臺(tái)積電聯(lián)合首席執(zhí)行官M(fèi)ark Liu在接受采訪時(shí)表示：“FD-SOI沒(méi)有需求。（bulk CMOS工藝）設(shè)計(jì)基礎(chǔ)已經(jīng)很完善了。”

多年來(lái)，臺(tái)積電和其他廠商開(kāi)發(fā)了傳統(tǒng)的bulk CMOS工藝。臺(tái)積電最近推出了低功耗22nm bulk CMOS工藝，以擴(kuò)大bulk CMOS并抵御22nm FD-SOI的競(jìng)爭(zhēng)威脅。與28nm相比，臺(tái)積電所謂的22ULP技術(shù)性能提升了15％，功率降低了35%，并將芯片尺寸縮小了10％。
隨著這一進(jìn)程，臺(tái)積電正在擴(kuò)大其領(lǐng)先的產(chǎn)品組合，提供28nm，22nm，16nm，12nm，10nm和7nm。Liu表示：“它們并沒(méi)有相互競(jìng)爭(zhēng)，我們根據(jù)客戶(hù)的要求設(shè)計(jì)每一項(xiàng)技術(shù)?！?br/> 然而，22nm的bulk CMOS技術(shù)可能會(huì)遇到一些問(wèn)題，如短信道效應(yīng)或RDF。 Gartner的Wang說(shuō)：“22nm時(shí)沒(méi)有足夠的空間解決柵介質(zhì)厚度和CD變化。22nm bulk CMOS的真正優(yōu)勢(shì)是值得懷疑的。”
同時(shí)，面對(duì)著20nm平面技術(shù)挑戰(zhàn)，臺(tái)積電、GlobalFoundries、三星，以及聯(lián)華電子遷移到了16nm/14nm的finFET。相比之下，英特爾在2011年遷移到了22nm的finFET。 

圖3：傳統(tǒng)平面晶體管 （來(lái)源：英特爾）

圖4：英特爾的22nm三柵晶體管 （來(lái)源：英特爾）

最近，英特爾推出了一款名為22FFL的新低功耗22nm finFET技術(shù)。22FFL專(zhuān)為物聯(lián)網(wǎng)和移動(dòng)應(yīng)用而設(shè)計(jì)。英特爾處理器架構(gòu)與集成高級(jí)研究員兼總監(jiān)Mark Bohr表示：“（22FFL）完全支持射頻設(shè)計(jì)，并與其他廠家的28nm和22nm平面技術(shù)具有成本競(jìng)爭(zhēng)力?！?br/> 據(jù)Bohr稱(chēng)，對(duì)于22nm而言，finFET具有超越平面工藝的優(yōu)勢(shì)。“FinFET器件是完全耗盡型晶體管，它具有更陡峭的閾值斜率。因此，它可以具備比任何平面晶體管更小的泄漏。”
22FFL結(jié)合了22nm和14nm的特征。例如，英特爾先前的22nm finFET設(shè)計(jì)具有60nm的鰭片間距和圓形的鰭片。相比之下，其14nm finFET具有42nm的間距和高而窄的鰭片。
22FFL具有45nm的鰭片間距和高而窄的鰭片。這種鰭片形狀可以比圓形鰭片擁有更好的驅(qū)動(dòng)電流。此外，英特爾使用單次曝光技術(shù)，因而具有更寬松的金屬間距。
英特爾的22FFL由兩項(xiàng)技術(shù)組成，即高性能和低泄漏。它提供了廣泛的器件功能和選項(xiàng)。英特爾將在年底前為代工客戶(hù)提供22FFL技術(shù)。
 

圖5：22FFL的尺寸 （來(lái)源：英特爾）

22nm finFET擁有更好的性能，但有一些問(wèn)題。Coventor的Fried說(shuō)：“FinFET是一種相對(duì)較高的前端電容技術(shù)。FD-SOI可能是一個(gè)明顯較低的前端電容解決方案。前端電容是否是最大問(wèn)題決定了您是否關(guān)心FD-SOI?！?br/> 當(dāng)然客戶(hù)也可以保持在28nm以上。諸如22nm，12nm等新節(jié)點(diǎn)為客戶(hù)提供更多的選擇。最大的問(wèn)題是新技術(shù)是否會(huì)獲得牽引。