《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計(jì) > 業(yè)界動(dòng)態(tài) > 臺(tái)積電自爆12nm工藝

臺(tái)積電自爆12nm工藝

2017-01-23
關(guān)鍵詞: 臺(tái)積電 工藝

在先前,臺(tái)積電計(jì)劃推出一款由16nm改進(jìn)而來的12nm制程工藝。而在最近臺(tái)積電高層表示確實(shí)有研究過類似的東西(12nm),但對于這一命名尚未明確。

timg (1).jpg  

按照之前的報(bào)道,臺(tái)積電的12nm雖然是16nm的第四代改良版本,但比現(xiàn)時(shí)的16nm擁有更高的晶體管集成度,更低的功耗。目前臺(tái)積電的16nm工藝已經(jīng)擁有多個(gè)版本,包括基本的FinFET、進(jìn)階版FinFET Plus以及低功耗版本FinFET Compact。

臺(tái)積電的下一代工藝基于10nm,而目前已經(jīng)進(jìn)入初步量產(chǎn)階段,首批重點(diǎn)客戶包括蘋果A11、聯(lián)發(fā)科Helio X30、以及麒麟970。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。