1.3 AM572x描述

AM572x封裝為大小23x23mm，有760個球，球間距0.8mm的BGA。

1.3.1 MPU子系統(tǒng)

Cortex-A15 MPU子系統(tǒng)集成了下面的子模塊：

ARM Cortex-A15 MPCore

兩個中央處理單元（CPUs）

ARM Version 7 ISA：標(biāo)準(zhǔn)ARM指令集加Thumb-2，Jzaelle RCT Java加速器，硬件虛擬支持，大物理地址擴展（LPAE：large  address extensions）

每個CPU有：Neon SIMD協(xié)處理器和VFPv4

中斷控制器支持160個中斷請求

每個CPU有：一個通用目的的定時器和一個看門狗定時器

調(diào)試和追蹤特征

每個CPU有：32-KiB指令和32KiB數(shù)據(jù)L1  cahce

共享2-MiB L2 Cache

48-KiB 可引導(dǎo)ROM

局部電源、復(fù)位、時鐘（PRCM）管理模塊

可仿真調(diào)試

數(shù)字鎖相環(huán)（DPLL）

1.3.2 DSP子系統(tǒng)

器件里有2個DSP子系統(tǒng)，每個DSP子系統(tǒng)包含下面子模塊：

TMS320C66x VLIW DSP核，可用于音頻處理、通用目的的圖像處理、視頻處理，它擴展了C64x+和C647x DSP的性能，并增加了一些新的特征。

256KiB可配置為Cache或SRAM

32KiB SRAM

32KiB L1D和32KiB L1P Cache或可尋址SRAM

288KiB L2 Cache

EDMA引擎，用于視頻和音頻數(shù)據(jù)傳輸

用于尋址管理的內(nèi)存管理單元（MMU）

中斷控制器（INTC）

仿真調(diào)試能力

1.3.3 PRU-ICSS子系統(tǒng)

器件里有2個可編程實時單元和工業(yè)通訊子系統(tǒng)（PRU-ICSS：Programmable  Real-time and Industrial Communication Subsystems），每個PRU-ICSS由兩個32bit  RISC核組成（可編程實時單元PRUs：ProgrammableReal-TimeUnits），共享數(shù)據(jù)和指令內(nèi)存、內(nèi)部外設(shè)模塊、中斷控制器（INTC）。

在PRU-ICSS支持的接口中，都是用在主模式和從模式的實時工業(yè)協(xié)議，比如:

EtherCAT

PROFINET

EtherNet/IP

PROFIBUS

Ethernet Powerlink

SERCOS

1.3.4 IPU子系統(tǒng)

器件中有2個基于Cortex-M4  IPU子系統(tǒng)：

IPU1子系統(tǒng)可用于通用目的。

IPU2子系統(tǒng)專用于IVA-HD，不可干別的用。

每個IPU子系統(tǒng)包括下面：

2個Cortex-M4 CPUs

ARMv7E-M和Thum-2指令集架構(gòu)

硬件除法和單周期的乘法加速

專用的INTC，具有63個物理中斷事件和16個級別

2級內(nèi)存子系統(tǒng)結(jié)構(gòu)：

64KiBRAM

16KiB Bootable ROM

L1（32KiB共享cache內(nèi)存）

L2 ROM+RAM

用于地址翻譯的MMU

集成的電源管理

仿真調(diào)試內(nèi)嵌在Cortex-M4上