Mentor Graphics宣布，推出首個完全原生的(native) UVM SystemVerilog記憶體驗證IP庫，該記憶體驗證IP庫可用于所有常用記憶體設(shè)備、配置和介面。Mentor在目前已可支援60多種常用周邊介面和匯流排架構(gòu)的Mentor驗證IP (Mentor VIP)庫中新增了1,600多種記憶體模型。

　　Mentor可望因此成為首個向ASIC和FPGA SoC設(shè)計人員提供完整UVM SystemVerilog驗證IP庫的公司，該驗證IP庫可滿足其各類外設(shè)介面、匯流排協(xié)定和記憶體設(shè)備(memory device)需求。該完整的驗證IP庫采用一致的產(chǎn)業(yè)標準格式(industry-standard format)，可縮短工程師設(shè)置驗證運行所需時間，從而便于工程師將關(guān)注重點放在其設(shè)計中獨特而高價值的部分。

　　新推出的記憶體庫支援包括尖端協(xié)定(leading-edge protocols)在內(nèi)的各種記憶體模型，例如用于HyperRAM和HyperFlash記憶體設(shè)備的高頻寬、低接腳數(shù)的HyperBus介面。此外，它還支援所有的動態(tài)RAM模型，包括DDR4、低功耗DDR4、混合記憶體立方(HMC)以及高頻寬記憶體-2，和新的JESD229-2 Wide I/O-2標準。它所涵蓋的快閃記憶體模型種類齊全，包括SDIO 4.1、SDCard 4.2、eMMC 5.1、ONFI 4.0、UFS以及串列、Toggle、NAND和NOR快閃記憶體。

　　驗證IP旨在通過為常見介面、協(xié)定和架構(gòu)提供可復(fù)用構(gòu)建模組來幫助工程師減少構(gòu)建測試平臺所花費的時間。Mentor的記憶體驗證IP模型庫所包含的記憶體配置軟體允許客戶根據(jù)供應(yīng)商、協(xié)定和元件編號，即時生成快速、時序準確和經(jīng)過驗證的記憶體模型。此外，Mentor獨有的“運行過程中可重新配置”架構(gòu)有助于工程師在無需重新編譯或重新開始軟體模擬的情況下，重新對資源進行二次評估。

　　Mentor VIP庫可向工程師提供對所有支援的協(xié)定使用通用架構(gòu)的標準UVM SystemVerilog元件。這有助于在同一個驗證團隊內(nèi)快速部署多個協(xié)議。測試計畫、符合性測試、測試序列和協(xié)議覆蓋率都作為SV和XML原始程式碼包含在內(nèi)，從而使復(fù)用、擴展和除錯變得簡單。Mentor VIP元件還包含一整套協(xié)定檢查、錯誤注入(error injection)和調(diào)試功能。新推出的記憶體模型可應(yīng)用于所有行業(yè)標準模擬器。

　　Mentor VIP是Mentor企業(yè)驗證平臺(EVP)的核心技術(shù)。EVP通過將先進驗證技術(shù)融合在一個綜合性平臺中，提高了ASIC和FPGA的SoC功能驗證效率。Mentor EVP集成整合了Questa先進驗證解決方案、Veloce模擬平臺和Visualizer除錯環(huán)境，可為全球?qū)０笀F隊提供支援，最大限度地提高用戶生產(chǎn)率和驗證的總投資回報率。