《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 嵌入式技術(shù) > 業(yè)界動(dòng)態(tài) > FPGA配置相關(guān)筆記

FPGA配置相關(guān)筆記

2015-10-15
關(guān)鍵詞: FPGA 筆記

  Altera FPGA支持AS,PS,JTAG等幾種較常見(jiàn)的配置方法。
  當(dāng)為AS配置模式時(shí),F(xiàn)PGA為主設(shè)備,加載外部FLASH中的數(shù)據(jù)至內(nèi)部RAM中運(yùn)行。當(dāng)為PS配置模式時(shí),F(xiàn)PGA為從設(shè)備,外部主設(shè)備可以為控制器,CPLD等等。當(dāng)然FPGA也支持通過(guò)JTAG的方式進(jìn)行程序下載,同時(shí)也可以通過(guò)JTAG進(jìn)行FPGA時(shí)序抓取。
  FPGA的配置過(guò)程包括以下幾方面:復(fù)位,程序加載,初始化,最后進(jìn)入用戶模式,運(yùn)行下載之后的代碼。
  FPGA在上電瞬間,nCONFIG管腳由低電平慢慢變?yōu)楦唠娖?,在nCONFIG管腳為低電平時(shí)候,芯片內(nèi)部完成內(nèi)部存儲(chǔ)器,RAM等等的初始化。當(dāng)nCONFIG管腳變?yōu)楦唠娖街?,芯片?nèi)部檢測(cè)MSEL管腳狀態(tài),并采用相應(yīng)的模式在每個(gè)DCLK的上升沿加載外部FLASH中的代碼。當(dāng)加載到外部FLASH程序數(shù)據(jù)的最后一位時(shí),F(xiàn)PGA將CONFIG_DONE管腳開(kāi)漏極管腳釋放,該管腳上面產(chǎn)生一個(gè)高電平跳變。CONFIG_DONE管腳的高電平跳變信號(hào)也標(biāo)志著FPGA加載外部FLASH中的數(shù)據(jù)成功。接下來(lái)就是實(shí)現(xiàn)FPGA的初始化配置,初始化相應(yīng)的寄存器,相應(yīng)的IO驅(qū)動(dòng)器等等。最后進(jìn)入用戶模式,運(yùn)行所加載的程序。
  自己剛開(kāi)始接觸FPGA,也不知道這樣的理解到底有沒(méi)有錯(cuò)誤,先把自己能表達(dá)出來(lái)的信息先表達(dá)吧,往后可以慢慢學(xué)習(xí),慢慢擴(kuò)充。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。