《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 其他 > 設(shè)計應(yīng)用 > DM9000A在高清網(wǎng)絡(luò)相機(jī)中的應(yīng)用改進(jìn)
DM9000A在高清網(wǎng)絡(luò)相機(jī)中的應(yīng)用改進(jìn)
2014年微型機(jī)與應(yīng)用第9期
鄭雪麗,汪 濤
重慶大學(xué) 物理學(xué)院,重慶 400040
摘要: 隨著嵌入式技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展,各種應(yīng)用設(shè)備的網(wǎng)絡(luò)成為未來發(fā)展的一個重要方向,網(wǎng)絡(luò)相機(jī)就是近年來在傳統(tǒng)相機(jī)的基礎(chǔ)上結(jié)合網(wǎng)絡(luò)技術(shù)發(fā)展而來的。隨著人們生活水平的提高,人們對相機(jī)圖像分辨率不斷提出新的要求,傳統(tǒng)的基于ARM和DSP等技術(shù)的網(wǎng)絡(luò)相機(jī)已經(jīng)無法達(dá)到實(shí)時要求。本文采用集成度高、靈活性高以及并行處理能力強(qiáng)的FPGA作為系統(tǒng)核心器件來設(shè)計一款500萬像素實(shí)時壓縮與傳輸?shù)母咔寰W(wǎng)絡(luò)相機(jī),重點(diǎn)介紹在FPGA平臺上提高DM9000A發(fā)送數(shù)據(jù)帶寬的兩點(diǎn)應(yīng)用改進(jìn)。
Abstract:
Key words :

摘  要: 由于DM9000A需要復(fù)雜的初始化流程,因此多采用ARM或者內(nèi)嵌CPU的FPGA驅(qū)動,而使用這兩者通常都不能充分利用DM9000A的網(wǎng)絡(luò)帶寬。將DM9000A應(yīng)用在以FPGA器件為核心器件的網(wǎng)絡(luò)相機(jī)系統(tǒng)中。為了提高DM9000A的網(wǎng)絡(luò)發(fā)送帶寬,對DM9000A在FPGA平臺上的使用提出兩點(diǎn)改進(jìn),并在應(yīng)用系統(tǒng)中驗(yàn)證了改進(jìn)的可行性。

關(guān)鍵詞DM9000A;高清網(wǎng)絡(luò)相機(jī)FPGA

1 硬件設(shè)計

       DM9000A是Davicom公司推出的一款高速以太網(wǎng)接口芯片,是完全集成的符合成本效益的單芯片快速以太網(wǎng)MAC控制器,其功耗低,處理性能高,而其操作又非常簡單,具有通用的處理器接口,可以與多種處理器直接連接,數(shù)據(jù)總線寬度可設(shè)置為8 bit和16 bit,支持3.3 V和5 V電源模式[1]。

       EP3C55是Altera公司低成本、低功耗的CycloneⅢ系列FPGA器件,該器件具有5.5萬個IE邏輯單元,2.4 MB的嵌入式RAM資源和312個硬件乘法器[2]。

       在本設(shè)計中,EP3C55控制整個系統(tǒng)的運(yùn)行。EP3C55首先需要完成對DM9000A的初始化。完成對CMOS攝像頭的初始化,然后啟動圖像采集,對圖像數(shù)據(jù)進(jìn)行JPEG壓縮,再通過DM9000A發(fā)送至PC,同時DM9000A還接收從PC發(fā)送過來的控制數(shù)據(jù)幀,由FPGA負(fù)責(zé)對數(shù)據(jù)進(jìn)行解析并進(jìn)行相應(yīng)的控制操作,系統(tǒng)的硬件設(shè)計框圖如圖1所示。

PM4A2KASGPHI{W@$TE3AV}6.png

       系統(tǒng)中FPGA與DM9000A的接口如圖2所示,DM9000A采用16位總線操作模式,SD0~SD15、CMD、INT、IOR、IOW均與FPGA的通用I/O口相連。

2 對FPGA操作DM9000A的改進(jìn)

2.1 Nios CPU與硬件模塊切換操作DM9000A

       本設(shè)計使用DM9000A實(shí)時傳輸JPEG壓縮后的500萬像素圖片,需要達(dá)到14幀/s的實(shí)時速度。為了保證圖像質(zhì)量,壓縮比選擇在25倍左右,通過計算可知DM9000A的速度需要達(dá)到55 Mb/s左右。

未標(biāo)題-1.jpg

由于DM9000A操作需要一個復(fù)雜的初始化流程,因此通常在FPGA驅(qū)動DM9000A時均采用如Nios或者M(jìn)icroblaze等FPGA內(nèi)嵌CPU的形式[3-4]。因?yàn)槭褂肍PGA內(nèi)嵌CPU,通常都是使用GPIO模擬DM9000A接口時序,對DM9000A進(jìn)行讀寫操作,DM9000A的并口最大支持100 MHz的操作速度,而嵌入CPU的GPIO通常最大頻率也只能達(dá)到1 MHz~2 MHz的頻率,最終導(dǎo)致DM9000A的網(wǎng)絡(luò)速度不會大于10 Mb/s,所以采用內(nèi)嵌CPU后,雖然提高了對DM9000A操作的靈活性,但卻大幅度降低了對DM9000A的操作速度。為了消除該瓶頸,使網(wǎng)絡(luò)速度達(dá)到要求,本文提出了如圖3所示的NiosⅡ嵌入式CPU與硬件邏輯模塊切換操作DM9000A的模式。

未標(biāo)題-3.jpg

       圖3所示模塊是一個自定義的AVALON-MM設(shè)計,由NiosⅡ CPU控制該模塊的各種操作,該模塊定義了一個狀態(tài)寄存器IMAGE_STATE_REG和一個控制寄存器IMAGE_CONTROL_REG。32位狀態(tài)寄存器的[4:0]代表FIFO1深度,[5]位代表FIFO1錯誤,[6]位代表FIFO2錯誤,[7]位代表硬件邏輯一次傳輸完成標(biāo)志,[8:19]代表本次傳輸包序號,[20:31]代表本次傳輸包的有效數(shù)據(jù)長度。32位的控制寄存器的[0]位控制總線切換,[1]位控制硬件邏輯的發(fā)送使能,[2]位控制讀取FIFO1,[3]位控制復(fù)位FIFO1和FIFO2。

       FPGA通過DM9000A發(fā)送出的圖像幀長度固定為1 442 B,其中42 B為包頭,1 400 B為圖像數(shù)據(jù),而圖像數(shù)據(jù)中最開始的4個字節(jié)是從ISR讀出來的圖像幀符號和有效圖像長度,JPEG壓縮模塊按照該格式對壓縮后的數(shù)據(jù)進(jìn)行打包,先往FIFO2中不斷寫入圖像數(shù)據(jù),當(dāng)圖像數(shù)據(jù)滿1 400 B時即往FIFIO1寫入一個命令數(shù)據(jù),當(dāng)每一幀圖像的最后一個包不滿1 400 B時,將向FIFO2中寫0補(bǔ)足1 400 B,同時在FIFO1中寫入命令數(shù)據(jù)時指示本包中的有效圖像長度。CPU初始化DM9000A以及從FIFO1、FIFO2讀出數(shù)據(jù)的具體流程如圖4所示。

未標(biāo)題-2.jpg

       使用該方法可以完全清楚因?yàn)樽x寫DM9000A接口引起的網(wǎng)絡(luò)速度瓶頸,然而使用該方法后,DM9000A最大速度還只能達(dá)到50 Mb/s左右,因此又提出如下的改進(jìn)。

2.2 發(fā)送數(shù)據(jù)包程序的優(yōu)化

通??刂艱M9000A發(fā)送一包網(wǎng)絡(luò)數(shù)據(jù)的流程是首先向DM9000A緩沖區(qū)寫入數(shù)據(jù),然后寫入本次需要發(fā)送數(shù)據(jù)的長度至DM9000A寄存器,再啟動發(fā)送使能,發(fā)送下一幀數(shù)據(jù)之前首先不斷讀取DM9000A的發(fā)送完成狀態(tài)寄存器。通過分析這種流程發(fā)現(xiàn),向DM9000A緩沖區(qū)寫入數(shù)據(jù)需要大量時間,另外DM9000A發(fā)送一包數(shù)據(jù)又需要大量時間,而這兩部分時間又是完全不重疊的,由此才導(dǎo)致DM9000A速度最大只能達(dá)到50 Mb/s。如何進(jìn)一步提高DM9000A的網(wǎng)絡(luò)速度?通過仔細(xì)查看DM9000A的數(shù)據(jù)手冊發(fā)現(xiàn),DM9000A支持最多在發(fā)送緩沖區(qū)存放兩幀數(shù)據(jù),DM9000A會自動根據(jù)寫入的先后順序?qū)?shù)據(jù)幀編號,同時又針對不同幀的狀態(tài)寄存器。本文發(fā)送的一個數(shù)據(jù)包長度為1 400 B,發(fā)送緩沖區(qū)大小為3 KB,因此緩沖區(qū)大小滿足同時存在兩個幀的需求,本應(yīng)用中可以采用DM9000A發(fā)送數(shù)據(jù)的同時寫入數(shù)據(jù),優(yōu)化后的數(shù)據(jù)發(fā)送流程如圖5所示。

       使用該優(yōu)化方法后,DM9000A的數(shù)據(jù)發(fā)送帶寬可以穩(wěn)定達(dá)到75 Mb/s,滿足了本設(shè)計對網(wǎng)絡(luò)帶寬的需求。

未標(biāo)題-4.jpg

系統(tǒng)采用Altera FPGA EP3C55控制DM9000A以太網(wǎng)控制器實(shí)現(xiàn)壓縮圖像的以太網(wǎng)傳輸,創(chuàng)新性地提出了采用FPGA內(nèi)嵌CPU與硬件邏輯交替控制DM9000A的方式來提高DM9000A的網(wǎng)絡(luò)帶寬,另外還通過優(yōu)化DM9000A的軟件程序,使得FPGA使用DM9000A發(fā)送網(wǎng)絡(luò)數(shù)據(jù)的帶寬穩(wěn)定達(dá)到75 Mb/s。本系統(tǒng)最終使得DM9000A網(wǎng)絡(luò)部分滿足高清圖像壓縮后實(shí)時傳輸?shù)男枨螅瑫r有力地拓寬了FPGA在嵌入式網(wǎng)絡(luò)設(shè)計方面的應(yīng)用范圍。

參考文獻(xiàn)

[1] DAVICOM Semiconductor Inc. DM9000A技術(shù)手冊[Z].DVICOM半導(dǎo)體有限公司,2006.

[2] Altera Corporation. CYCLONE III.技術(shù)手冊[Z].Altera Corporation,2008.

[3] 薛吳,佘勇,姚振東,等,基于MicroBlaze和DM9000A的以太網(wǎng)接口設(shè)計[J].通信技術(shù),2013,46(2):32-34.

[4] 徐洪建.基于DM9000A的網(wǎng)絡(luò)接口設(shè)計[J].現(xiàn)代電子技術(shù),2012,35(12):19-21

[5] 徐晶晶.基于FPGA的交通監(jiān)控視頻采集系統(tǒng)研究[D].大連:大連海事大學(xué),2009.


此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。