《電子技術應用》
您所在的位置：首頁 > 電源技術 > 設計應用 > 一種適用于降壓DC-DC的改進型電流檢測電路
一種適用于降壓DC-DC的改進型電流檢測電路
2014年電子技術應用第9期
池上升，胡 煒，樊明輝，吳嘉士
福州大學 物理與信息工程學院 福建省集成電路設計中心，福建 福州350003
摘要： 基于電流模式控制能夠較好地改善DC-DC的性能，設計一種適用于降壓DC-DC的改進型電流檢測電路，所提出的電流檢測電路提高了電流感應的速度和精度。通過對電路的理論分析與設計，采用SMIC 0.18 μm CMOS工藝模型，利用Cadence工具對電路進行仿真驗證，所提出的電流檢測電路在負載電流為50 mA～500 mA時都能夠達到96%的效率以及小于40 ns的建立時間。在開關頻率為2 MHz時，輸入電壓范圍為2.5 V～4.2 V，所需電感值為4.7 μH，電容值為10 μF，輸出電壓紋波小于18 mV。
中圖分類號： TN432
文獻標識碼： A
文章編號： 0258-7998(2014)09-0041-03
A modified current-sensing circuit for DC-DC buck converter
Chi Shangsheng，Hu Wei，F(xiàn)an Minghui，Wu Jiashi
Fujian Integrated Circuit Design Center，College of Physics and Information Engineering，F(xiàn)uzhou University，F(xiàn)uzhou 350003，China
Abstract： Based on the current-mode control can improve the performance of the DC-DC buck converter, this paper proposes a modified current-sensing circuit for DC-DC buck converter, which enhances the sensing speed and the sensing accuracy of the current sensor. Through the theoretical analysis of the circuit and Cadence simulation with SMIC 0.18 μm process, the proposed peak current-sensing circuit can achieve sensing accuracy of 96% and settling time of less than 40 ns under the condition of the load current 50 to 500 mA. The DC-DC buck converter operates at the switching frequency of 2 MHz, the supply voltage ranges from 2.5 to 4.2 V, the output ripple voltage is less than 18 mV with a 4.7 μH off-chip inductor and a 10 μF off-chip capacitor.
Key words : DC-DC；current sensing；current-mode control

    近年來隨著便攜式產(chǎn)品的快速發(fā)展，對電源管理提出了越來越高的要求，而開關電源DC-DC具有高效率、低成本、小尺寸等優(yōu)異性能，已經(jīng)成為便攜式產(chǎn)品的主流結構。

    電流模式控制的DC-DC具有良好的動態(tài)響應性能，簡化了補償電路的復雜性，減小電感所需的值，因此電流模式的DC-DC得到了快速的發(fā)展[1]。在設計電流模式控制電路中，需要高效、快速地檢測電流，因此設計一個良好的電流模式控制電路對系統(tǒng)性能是至關重要的。

    電流檢測電路有很多種方式，參考文獻[1]采用電感串聯(lián)電阻檢測，雖然能夠達到較高的精度，但是電阻必定產(chǎn)生壓降，勢必導致系統(tǒng)效率的降低；參考文獻[2]采用功率管RDS檢測，雖然無需采樣電阻，電路結構也簡單，但是由于RDS深受溫度的影響，直接導致了檢測精度的降低；當今普遍采用的電流檢測電路是功率管拷貝檢測[3-8]，其思想是利用鏡像功率管拷貝開關管電流，為了保證精度，需要輔助電路，然而很多文獻[3-4]的輔助電路引入運放，這就增加了功耗；參考文獻[5]設計了無需采用運放的結構，但是其檢測的精度和速度都比較低。本文對參考文獻[6]的結構進行改進，加入反饋電路，提高了電流檢測電路環(huán)路的單位增益帶寬且又不失相位裕度，使得電流檢測電路具有高速、高精度的特點。

1 電路設計與分析

1.1 DC-DC系統(tǒng)結構

    本文所提出的DC-DC電路的內部結構框圖如圖1所示，其中虛線框內為芯片外圍器件，整個電路主要由功率管(MN、MP)、誤差放大器、振蕩器、PWM比較器、斜坡補償電路、邏輯驅動電路、基準電壓源以及其他偏置和保護電路組成。其中電流檢測電路采樣開關電流，采樣電流與斜坡補償電流經(jīng)電阻RM得到輸出電壓VM作為PWM比較器的輸入端。通過這種方式，電流模式控制技術實現(xiàn)了逐個開關周期內控制輸出電路，具有比電壓控制更優(yōu)越的動態(tài)性能以及負載調整率等特點。

jcdl5-t1.gif

1.2 傳統(tǒng)電流檢測電路

    傳統(tǒng)電流檢測電路如圖2所示，其中MP、MN為功率管，MS為功率拷貝管，MP和MS的寬長比為K：1。根據(jù)電流復制作用可以得到：

    jcdl5-gs1.gif

jcdl5-t2.gif

    電流檢測反饋環(huán)路為M4、M5和M6（節(jié)點a、b、c、d），斷開節(jié)點b，形成環(huán)路?？梢杂嬎愠霏h(huán)路增益和環(huán)路單位增益帶寬：

    jcdl5-gs2.gif

    如果gm6較小，則|T|和UGF較小。此時雖然PM較大，但是限制了電流檢測感應的速度，盡管負載電流的增大使得gm6會增大， |T|和UGF相應的增大，但是PM會下降，導致檢測波形發(fā)生過沖。因此對于傳統(tǒng)的電流檢測電路，其速度和精度都較小。

    圖3顯示了當UGF較大的情況下出現(xiàn)過沖的現(xiàn)象以及UGF較小的情況下出現(xiàn)感應速度變慢的現(xiàn)象。因此傳統(tǒng)電流檢測電路存在弊端，需要進行改進。

jcdl5-t3.gif

1.3 改進型電流檢測電路

    本文所提出的電流檢測電路如圖4所示。相比于傳統(tǒng)電流檢測電路，該電路通過引入新的反饋環(huán)M8~M12（虛線框內），當節(jié)點d電壓發(fā)生變化時，通過M12使得流過M11的電流發(fā)生變化，電流鏡復制后改變流過M8、M7的電流，進而改變節(jié)點b的電壓，再通過M5改變節(jié)點e的電壓，使得節(jié)點e的電壓Ve接近節(jié)點d的電壓Vd，因此提高了Vc跟蹤Va的精度。

    圖4引入Ms1、Ms2、Ms3是為了當輸入VGP為高電平時，Va和Vc電壓不會下降到0，從而在VGP為低電平時縮短了電路的建立時間。同時Ms3的引入與參考文獻[6]相比，又降低了電路所產(chǎn)生的功耗。

jcdl5-t4.gif

   斷開節(jié)點b，可以推出環(huán)路的增益:

    jcdl5-gs3.gif

    由式(6)可知，存在4個極點，主極點P1=1/(Rd·Cd)。由于Rb很小，故第4極點P4=1/(Rb·Cb)對環(huán)路的穩(wěn)定性沒有影響。對于第2、第3極點：

    jcdl5-gs4.gif

    由式（7）與（10）知，環(huán)路的增益以及環(huán)路單位增益帶寬都得到了提高，因此能夠有效提高電流感應的速度以及精度。

    給定偏置電流Ib為500 nA，盡管流過M11、M10以及M8的電流會隨著負載電流的增大而增大，但是改進型電流檢測電路總電流與負載電流比值非常?。ㄊ冀K小于0.2%）。

2 仿真結果與分析

    采用SMIC 0.18 μm CMOS工藝模型，利用Cadence工具對本文設計的電路進行仿真驗證。當輸入電壓Vin=3 V、輸出電壓Vout=1.2 V時，在不同負載下對傳統(tǒng)電流檢測環(huán)路以及改進型電流檢測環(huán)路的頻率特性進行仿真測試，仿真結果如圖5所示。

jcdl5-t5.gif

    從圖5可以看出，改進型電流檢測電路環(huán)路的頻率特性得到了較好的改善。

    當輸入電壓Vin=3 V、輸出電壓Vout=1.2 V時，在負載電流Iload=50 mA以及Iload=500 mA情況下，得到的電流檢測電路瞬態(tài)曲線圖如圖6所示，可以知道其效率都能達到96%，建立時間小于40 ns。

jcdl5-t6.gif

    當輸入電壓Vin=3 V、輸出電壓Vout=1.2 V時，在負載電流從50 mA變到500 mA的情況下，對輸出電壓進行瞬態(tài)仿真，仿真結果如圖7所示。從圖7可以得到，輸出電壓Vout的下過沖電壓為79 mV，上過沖電壓為89 mV，其恢復時間小于36 μs，具有較好的瞬態(tài)響應性能。表1顯示了系統(tǒng)的總體性能。

jcdl5-t7.gif

jcdl5-b1.gif

     本文通過分析傳統(tǒng)型電流檢測電路的缺點，在傳統(tǒng)電流檢測電路的基礎上進行改進，提出了一種適用于降壓DC-DC的改進型電流檢測電路。所提出的電流檢測電路加入反饋技術，提高電流檢測電路環(huán)路的單位增益帶寬且又不失相位裕度，因此較好地提高了電流檢測的精度和速度。通過對電路的理論分析與設計，采用SMIC 0.18 μm CMOS工藝模型，利用Cadence工具對電路進行仿真驗證，得到在負載電流為50 mA～500 mA時都能夠達到96%效率以及小于40 ns的建立時間。在開關頻率為2 MHz時，輸入電壓范圍為2.5 V~4.2 V，所需電感值為4.7 μH，電容值為10 μF，輸出電壓紋波小于18 mV。同時系統(tǒng)瞬態(tài)響應的上過沖與下過沖均小于90 mV，建立時間小于36 μs。

參考文獻

[1] FORGHANI-ADEH H P，RINC6N-MORA G A.Currentsensing techniques for DC-DC converters[J].Midwest Symposium on Circuits and Systems，2002，01(2)：577-580.

[2] GRAY P，HURST P，LEWIS S，et al.Analysis and design of analog integrated circuits[M].Wiley，New York，2001.

[3] LEUNG C Y，MORK P K T.An integrated CMOS currentsensing circuit for low-voltage current-mode buck regulator[J].IEEE Trans.Circuits and Syst-ΙΙ.2005，52(7)：394-397.

[4] LEE C F，MORK P K T.A monolithic current-mode CMOS DC-DC converter with on-chip current sensing technique[J].IEEE J.of Solid-State Circuits，2004，39(1)：3-14.

[5] Cheng Kuo-Hsing，Su Chia-Wei，Ko Hsin-Hsin.A highaccuracy and high-efficiency on-chip current sensing for current-mode control CMOS DC-DC buck converter[C].2008 15th IEEE International Conference on Electronics, Circuits and Systems，St-Julien，F(xiàn)rance，2008：458-461.

[6] DU M，LAI X.A speed-and accuracy-enhanced on-chip current sensor with local shunt feedback for current-mode switching DC-DC converters[J].IEEE Dallas Circuits and Systems Workshop，2007：1-4.

[7] DU M，LEE H.An integrated speed- and accuracy-en hanced CMOS current sensor with dynamically-biased shunt feedback for current-mode buck regulators[J].IEEE Trans.Circ.Sys.I：Regular papers，2010，57(10)：2804-2814.

[8] 陳曉飛，鄒雪城，成俊，等.峰值電流模式降壓DC/DC變換器芯片設計[J].微電子學與計算機，2008，25(8)：60-63.

此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。