?

1 分頻器的設(shè)計(jì)
1.1 DMP分頻器介紹
　　在頻率合成器中，當(dāng)輸入信號的頻率很高、不可能用一 個完全可編程的分頻器來實(shí)現(xiàn)所需的分頻數(shù)時，可以使用一個高速的、有固定分頻數(shù)的預(yù)分頻器來進(jìn)行預(yù)分頻，以降低信號的頻率。 為了解決固定分頻數(shù)引起的頻率分辨率以及低參考頻率問題，可采用DMP技術(shù)^[1]，此技術(shù)增加了控制電路，原理如圖2。 此種結(jié)構(gòu)的預(yù)分頻器可工作在Np+1和Np兩種分頻方式下，再結(jié)合兩個可編程計(jì)數(shù)器Pulse和Swallow，可實(shí)現(xiàn)不同的整系數(shù)N的分頻， 總的分頻數(shù)可計(jì)算如下：
　　
　　目前普遍應(yīng)用的DMP技術(shù)有兩種:移相結(jié)構(gòu)與傳統(tǒng)結(jié)構(gòu)。移相技術(shù)相位的超前或滯后可改變分頻數(shù),原理如圖3 。

　　如果將圖3中的F4之后的分頻器的N取值為8，則可實(shí)現(xiàn)32/33的分頻；如果再在前級加上一個2分頻電路，則可實(shí)現(xiàn)（64/66） 分頻。當(dāng)此DMP與Pulse計(jì)數(shù)器和Swallow計(jì)數(shù)器一起構(gòu)成分頻器時，分頻數(shù)N的計(jì)算公式變?yōu)椋?BR>　　N=2(P×Np+S）　　　　　　 　?。?）
　　移相技術(shù)結(jié)構(gòu)明顯速度較快。需要注意的問題是：當(dāng)移相電路工作時，信號F4在相位轉(zhuǎn)換時刻會產(chǎn)生尖峰，嚴(yán)重 時會影響分頻電路的正確性。解決方法是在1/N電路和相位控制模塊中采用同步計(jì)數(shù)器，使相位選擇信號與時鐘信號同步，并降低相 位選擇控制信號的斜率。
　　但是上述結(jié)構(gòu)存在一個無法克服的噪聲問題，相位噪聲參數(shù)很高，系統(tǒng)很不穩(wěn)定，系統(tǒng)鎖定時在頻 譜圖上能看到接近－20db的邊帶噪聲。
　　采用傳統(tǒng)結(jié)構(gòu)的DMP分頻器增加了控制電路來改變工作模式。圖4為傳統(tǒng)128/129 DMP 分頻器結(jié)構(gòu)的框圖，其中/32分頻模塊包括5個/2分頻電路。4/5分頻結(jié)構(gòu)中包含著與邏輯，將會增加額外延，因而此結(jié)構(gòu)工作速度較 移相結(jié)構(gòu)慢，如果/2分頻電路的速度不夠快，將制約其高頻性能。

1.2 分頻器結(jié)構(gòu)的改進(jìn)
　　針對低頻噪聲問題，預(yù)分頻器可采用差分輸入結(jié)構(gòu)，但是以犧牲功耗為代 價的。

　　設(shè)計(jì)中/32分頻模塊采用5個高速2分頻電路，其電路結(jié)構(gòu)如圖5中虛框圖所示。此結(jié)構(gòu)基于標(biāo)準(zhǔn)的主從射極耦合D觸發(fā)器結(jié) 構(gòu)，并采用CMOS實(shí)現(xiàn)所需的高速要求，通過限制輸出信號的擺幅減少輸出信號從高到低的轉(zhuǎn)換時間。由于輸入信號幅度低且所需直流 電平偏高，偏置電流源" title="電流源">電流源采用源共柵結(jié)構(gòu)，同時也可以抑制地信號線上產(chǎn)生的噪聲。
　　

　　在雙端輸入的預(yù)分頻器的設(shè)計(jì)中，關(guān)鍵是要根據(jù)模式的不同來選擇64/66分頻，系統(tǒng)中每一個單元都是模擬輸入。系統(tǒng)能否在 64、66分頻之間轉(zhuǎn)換，關(guān)鍵在于實(shí)現(xiàn)與功能的模塊能否正常工作。當(dāng)mode＝1時，DN端輸入使M1管不工作，電路實(shí)現(xiàn)的是正常的64分 頻；當(dāng)mode＝0時，DN端輸入有效脈沖，迫使分頻輸出由64變到66。實(shí)現(xiàn)與功能的模塊如圖5。實(shí)現(xiàn)的是兩個模擬信號A、B與的功能。 調(diào)整電阻的值與電流源的電流使輸出信號的幅度達(dá)到下一級差分輸入幅度的要求，Y＝A×B。
2 前置放大器設(shè)計(jì)
　　前置放大器在整個系統(tǒng)中起著很重要的作用，它決定著反饋到輸入端的頻率能否正確分頻，進(jìn)而影響系統(tǒng)參數(shù)的 準(zhǔn)確性。
　　雙端電路有單端電路達(dá)不到的優(yōu)點(diǎn)，它具有很高的帶寬和靈敏度，對后端電路輸入差分對管的驅(qū)動能力沒有很嚴(yán)格 的要求，即它可提供大的輸出擺幅。輸入端到電源與地的電容可以減少低頻噪聲即電源抑制能力強(qiáng)。整流結(jié)構(gòu)可以保證在電源電壓變 化時，工作管的正確輸出，但是它的電路結(jié)構(gòu)復(fù)雜，占面積大，需要的成本高。

　　雙端差分結(jié)構(gòu)前置放大器^[4]如圖6所示，輸入信號經(jīng)過RC網(wǎng)絡(luò)濾波后進(jìn)入第一級輸入差分對管，第一級差分 對管選用的是最常使用也是最簡單的一種負(fù)反饋結(jié)構(gòu)。這種結(jié)構(gòu)包括一個簡單的反向放大器，并且在柵漏之間接上一個反饋電阻R，R 值一般很大。它的存在有幾個重要的功能：在分析電路的直流特性時，漏端的電壓等于柵端的電壓，保證可輸入管一直處于飽和狀態(tài) ，不需要其他器件來提供偏置。第一級的增益A＝－g_m(R₁||R₂||r_o1)，如果選擇 R₂的值遠(yuǎn)遠(yuǎn)大于R₁的值，則它對電路的AC中心帶寬增益的影響就會減少。
　　 CMRR=20log|g_m1(r_o2||r_o4)×2g_m4r_o6|(4)
　　采用源共柵電流源可以大大增加CMRR。當(dāng)高頻工作時差分輸入對管M1、M2源到地的電容決定著電流源的輸出阻抗，這使CMRR 隨著頻率的增加而減少。在此采用的是寬擺幅的共源共柵結(jié)構(gòu)，使共源共柵結(jié)構(gòu)中共源管的源漏間的電壓盡可能的小，但又不至于使 其進(jìn)入三極管區(qū)。通過減少偏置電流可以減少溫度與1/f輸入噪聲。增加M3、M4相對于M1、M2的管長可使輸入或輸出的1/f噪聲更主要 地依賴于M1，M2。
　　調(diào)制器的存在可以提高電路正的PSRR值，同時串連結(jié)構(gòu)的有源電流源可以提高負(fù)的PSRR值。調(diào)制器產(chǎn)生的 調(diào)制電壓直接給后面各級供電，但是它的存在使得當(dāng)?shù)碗妷狠斎霑r，調(diào)制電壓降得太低，導(dǎo)致后續(xù)電路無法正常工作，因此需要控制 調(diào)制電壓，使之在電源電壓變化時穩(wěn)定在一個固定值之上，保護(hù)管M1便起到這樣的作用。
　　輸入信號經(jīng)過匹配網(wǎng)絡(luò)產(chǎn)生差分信 號，如圖6輸入部分所示。差分信號由A、B兩個端點(diǎn)產(chǎn)生。A點(diǎn)的頻率特性為二階低通特性，B點(diǎn)的頻率特性為一階低通特性。調(diào)節(jié)C1 、C2、C3、C4、C5的值，可以改善AC特性，匹配網(wǎng)絡(luò)還可以起到濾除噪聲的作用。
3 具體實(shí)現(xiàn)及測試結(jié)果
　　采用TSMC 0.35μm CMOS工藝實(shí)現(xiàn)了基于改進(jìn)DMP分頻器和改進(jìn)的前置放大器的頻率合成器，測試結(jié)果如表1所示。 圖7所示為相位噪聲測試結(jié)果。從測試結(jié)果圖可以看出系統(tǒng)在頻率偏離10kHz點(diǎn)相位噪聲達(dá)到－107.04dBc/Hz,在頻率偏離100kHz點(diǎn)相 位噪聲達(dá)到－124.60dBc/Hz，頻率調(diào)制偏移量FM Deviation＝22Hz，較好地符合了設(shè)計(jì)要求。該系統(tǒng)可以達(dá)到快速鎖定的要求。
　　本論文工作實(shí)現(xiàn)了基于改進(jìn)DMP分頻器和改進(jìn)的前置放大器的頻率合成器。具有20MHz～920MHz的工作頻率，該頻率合成器的參考 頻率、輸出頻率和電荷泵電流的大小可以通過串行接口進(jìn)行控制，而且輸出信號具有較高的頻率穩(wěn)定性和較好的頻譜純度，具有低相 位噪聲以及快速鎖定的優(yōu)點(diǎn)。